[發明專利]抗輻照的三模冗余電路結構

無效

• 申請號: 201210294539.3
• 申請日: 2012-08-17
• 公開（公告）號: CN102820879A
• 公開（公告）日: 2012-12-12
• 發明（設計）人: 桂江華;徐睿;顧展弘;鄒文英;卓琳
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: H03K19/003
• 分類號: H03K19/003
• 代理公司: 無錫市大為專利商標事務所 32104
• 代理人: 殷紅梅

1.?抗輻照的三模冗余電路結構，包括輸入端口、輸出端口、時鐘復位端口、組合邏輯電路、D觸發器單元和輸出D觸發器單元，其特征在于：所述組合邏輯電路、D觸發器單元和輸出D觸發器單元為將原電路的組合邏輯電路、D觸發器單元和輸出D觸發器單元復制三份得到的三路組合邏輯電路、三個D觸發器單元和三個輸出D觸發器單元；所述輸入端口連接三路組合邏輯電路的輸入端，三路組合邏輯電路的輸出端分別連接三個D觸發器單元的D輸入端，每個D觸發器單元的Q端都與三個表決器的輸入端相連；三個表決器的輸出依舊分別輸入給各自的組合邏輯電路；時鐘和復位信號也同樣復制成三路，通過時鐘復位端口連接D觸發器單元和輸出D觸發器單元的時鐘復位輸入端；最終的三路邏輯輸出連接到輸出表決器，輸出表決器連接到所述輸出端口，所述最終的三路邏輯輸出包括兩部分：三路組合邏輯電路的直接輸出通過第一輸出表決器連接到第一輸出端口，三路組合邏輯電路分別經三個輸出D觸發器單元的輸出通過第二輸出表決器連接到第二輸出端口；所述三個表決器和輸出表決器的輸入輸出邏輯為：三個輸入信號中有兩個或以上為1時，輸出為1，有一個或以下為1時輸出為0。

2.如權利要求1所述的抗輻照三模冗余電路結構，其特征在于：所述表決器、輸出表決器的邏輯結構包括：第一輸入端連接到第一與門和第三與門的輸入端，第二輸入端連接到第一與門和第二與門的輸入端，第三輸入端連接到第二與門和第三與門的輸入端，所述第一與門、第二與門和第三與門的輸出端連接到與非門的輸入端，經過所述與非門輸出。