[發明專利]一種超結MOSFET的制造方法

有效

• 申請號: 201210292876.9
• 申請日: 2012-08-17
• 公開（公告）號: CN102931090A
• 公開（公告）日: 2013-02-13
• 發明（設計）人: 陳橋梁;任文珍;陳仕全;馬治軍;杜忠鵬
• 申請（專利權）人: 西安龍騰新能源科技發展有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 西安新思維專利商標事務所有限公司 61114
• 代理人: 李罡

技術領域

本發明涉及一種超結MOSFET的制造方法。

發明背景

目前已有的超結MOSFET制造方法一為：先形成復合緩沖層，然后與普通MOSFET的制造過程一樣：生長場氧、場氧刻蝕、形成柵氧化層（gate?oxide）、柵電極（poly）、形成器件特征層（p阱區）、源區n+、金屬電極等，此方法的缺點是在形成器件特征層（阱區）時會有高溫退火過程，此過程會對復合緩沖層（CB層）的形貌產生影響。

目前已有的超結MOSFET制造方法二為：先在晶圓上形成器件特征層（p阱區），然后形成復合緩沖層（CB層），接著生長場氧、場氧刻蝕、形成柵氧化層（gate?oxide）、柵電極（poly）、p+區、源區n+、金屬電極等。此方法解決了高溫退火過程，對復合緩沖層（CB層）的形貌的影響。此方法相比上述方法一,解決了形成器件特征層（阱區）時高溫退火過程復合緩沖層（CB層）形貌的影響。

在器件制造中主要的生產成本來自于掩膜版的費用,上述超結MOSFET制造方法中源區n+的形成需要額外的掩膜版來界定源區n+的區域。

發明內容

本發明所解決的技術問題是提供一種在不影響器件特性的前提下可以減少器件制造中掩膜版的數量，且可以用傳統的半導體制造工藝實現，不會增加工藝的難度，從而降低生產成本的超結MOSFET的制造方法。

為解決上述的技術問題，本發明采取的技術方案：

一種超結MOSFET的制造方法，其特殊之處在于：通過以下步驟實現：

步驟一:提供n型重摻雜的n+襯底，并在n+襯底上形成n型外延層；

步驟二:通過光刻界定出p-body的注入區域，進行p型雜質注入，并通過熱過程推阱形成p阱區；

步驟三：通過光刻界定出形成p-colunm的區域，并通過刻蝕及外延填充形成p-column，形成復合緩沖層；

步驟四：在硅片上生長場氧化層；

步驟五：通過光刻場氧化層界定出器件元胞區，以及預留部分場氧作為源區n+注入的阻擋層；

步驟六：生長柵氧化層，淀積多晶硅，并通過光刻界定出多晶硅柵極的區域；

步驟七：?用多晶硅層及場氧層作為源區n型雜質離子注入的阻擋層，并進行推阱形成源區n+；

步驟八：與整個半導體硅片表面淀積介質層；

步驟九：通過光刻，界定出接觸孔區域，并進行介質層刻蝕，可通過控制刻蝕時間與速率將場氧一并去出，從而刻蝕出接觸孔；

步驟十：在介質層上淀積金屬層，并刻蝕。

上述的源區n+注入時用多晶硅層及場氧層作為源區n+注入的阻擋層。

與現有技術相比，本發明中源區n+的形成不需要額外的掩膜版就可以實現，在不影響器件特性的前提下可以減少器件制造中掩膜版的數量，且這種制造方法可以用傳統的半導體制造工藝實現，不會增加工藝的難度，從而降低生產成本。

附圖說明

圖1為本發明的步驟一的示意圖；

圖2為本發明的步驟二的示意圖；

圖3為本發明的步驟三的示意圖；

圖4為本發明的步驟四的示意圖；

圖5為本發明的步驟五的示意圖；

圖6為本發明的步驟六的示意圖；

圖7為本發明的步驟七的示意圖；

圖8為本發明的步驟八的示意圖；

圖9為本發明的步驟九的示意圖；

圖10為本發明的步驟十的示意圖；

圖11為本發明的功率器件的俯視圖。

具體實施方式

下面結合附圖和具體實施方式對本發明進行詳細說明。

本發明器件的制造步驟為：

步驟一:提供n型重摻雜的n+襯底，并在n+襯底上形成n型外延層，如圖1示。

步驟二:通過光刻界定出p-body的注入區域，進行p型雜質注入，并通過熱過程推阱形成p阱區，如圖2示。

步驟三：通過光刻界定出形成p-colunm的區域，并通過刻蝕及外延填充形成p-column，形成復合緩沖層，如圖3示。

步驟四：在硅片上生長場氧化層，圖4示。

步驟五：通過光刻場氧化層界定出器件元胞區，以及預留部分場氧作為源區n+注入的阻擋層，如圖5示。

步驟六：生長柵氧化層，淀積多晶硅，并通過光刻界定出多晶硅柵極的區域。如圖6示。

步驟七：?用多晶硅層及場氧層作為源區n型雜質離子注入的阻擋層，并進行推阱形成源區n+，如圖7示。

步驟八：與整個半導體硅片表面淀積介質層，?如圖8示