[發(fā)明專利]一種半導(dǎo)體器件的形成方法

有效

• 申請?zhí)枺?/td>: 201210292495.0
• 申請日: 2012-08-16
• 公開（公告）號(hào): CN103594347A
• 公開（公告）日: 2014-02-19
• 發(fā)明（設(shè)計(jì)）人: 鮑宇
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號(hào): H01L21/28
• 分類號(hào): H01L21/28;H01L21/336
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 董巍;高偉

1.一種半導(dǎo)體器件的形成方法，包括步驟：

a)提供半導(dǎo)體襯底；

b)在所述襯底上依次形成柵極介電層、多晶硅層和硬掩膜層；

c)圖案化所述硬掩膜層，并暴露柵極區(qū)域的所述多晶硅層；

d)對所述柵極區(qū)域的多晶硅層執(zhí)行i)第一功函數(shù)調(diào)整離子注入的步驟及在所述柵極區(qū)域的多晶硅層上和所述硬掩膜層的側(cè)墻上形成第一間隙壁的步驟，或ii)在所述柵極區(qū)域的多晶硅層上和所述硬掩膜層的側(cè)墻上形成第一間隙壁，執(zhí)行第二功函數(shù)調(diào)整離子注入的步驟，或iii)第一功函數(shù)調(diào)整離子注入的步驟、在所述柵極區(qū)域的多晶硅層上和所述硬掩膜層的側(cè)墻上形成第一間隙壁的步驟及執(zhí)行第二功函數(shù)調(diào)整離子注入的步驟；

e)在所述柵極區(qū)域的多晶硅層上和所述第一間隙壁上形成第二間隙壁；

f)依次去除所述硬掩膜層、柵極區(qū)域以外的所述多晶硅層和柵極介電層、所述第一間隙壁和所述第二間隙壁，形成具有橫向可變的功函數(shù)的柵極；

g)執(zhí)行形成源極和漏極的步驟。

2.根據(jù)權(quán)利要求1所述的方法，其中步驟f)以所述第一間隙壁和所述第二間隙壁為掩膜執(zhí)行所述柵極區(qū)域以外的多晶硅層和柵極介電層的去除。

3.根據(jù)權(quán)利要求1所述的方法，其中步驟d)的ii）和iii)中以所述第一間隙壁為掩膜執(zhí)行所述第二功函數(shù)調(diào)整離子注入的步驟。

4.根據(jù)權(quán)利要求1所述的方法，其中所述第二間隙壁的寬度等于、小于或大于所述第一間隙壁的寬度。

5.根據(jù)權(quán)利要求1所述的方法，其中還包括步驟e）后以所述第一間隙壁和所述第二間隙壁為掩膜執(zhí)行第三功函數(shù)調(diào)整離子注入的步驟和形成第三間隙壁的步驟；步驟f）所述柵極區(qū)域以外的多晶硅層和柵極介電層的去除是以所述第一間隙壁、所述第二間隙壁和所述第三間隙壁為掩膜執(zhí)行的；步驟f）還包括在所述柵極區(qū)域以外的多晶硅層和柵極介電層的去除步驟之后執(zhí)行所述第三間隙壁去除的?步驟。

6.根據(jù)權(quán)利要求5所述的方法，其中所述第三間隙壁的寬度等于、小于或大于所述第一間隙壁的寬度。

7.根據(jù)權(quán)利要求5所述的方法，其中所述柵極具有對稱或不對稱的功函數(shù)。

8.根據(jù)權(quán)利要求1或5所述的方法，其中所述功函數(shù)調(diào)整離子的注入劑量為10E10-10E20離子/cm2。

9.根據(jù)權(quán)利要求1或5所述的方法，其中使用第III族或第V族元素離子作為所述功函數(shù)調(diào)整離子。

10.根據(jù)權(quán)利要求1所述的方法，其中步驟b)中所述形成的硬掩膜層具有大于100埃的厚度。

11.根據(jù)權(quán)利要求1所述的方法，還包括在步驟g)之前形成LDD的步驟。

12.根據(jù)權(quán)利要求1所述的方法，其中所述半導(dǎo)體器件是MOSFET。

13.根據(jù)權(quán)利要求5所述的方法，還包括在所述第三間隙壁上多次重復(fù)形成間隙壁以及進(jìn)行功函數(shù)調(diào)整離子注入的步驟。?