[發明專利]一種半導體器件及其制造方法

有效

• 申請號: 201210291299.1
• 申請日: 2012-08-16
• 公開（公告）號: CN103594369B
• 公開（公告）日: 2017-04-05
• 發明（設計）人: 周曉君
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/762;H01L29/78
• 代理公司: 北京市磐華律師事務所11336
• 代理人: 董巍,高偉

技術領域

本發明涉及半導體制造工藝，尤其涉及一種消除部分耗盡SOI(PD-SOI)器件kink效應的方法。

背景技術

SOI（Silicon-On-Insulator）MOS器件在許多方面比傳統體硅MOS器件優越，因而近幾年來為人們所重視。SOI器件和體硅器件之間最主要的區別在于SOI器件中，頂層硅膜相對于襯底是浮空的，引起“浮體效應”（floating?body?effect）。

SOI器件根據頂層硅膜厚可分為厚膜部分耗盡或半耗盡SOI(PD-SOI)器件和薄膜全耗盡SOI(FD-SOI)器件。作為SOI器件的固有問題，浮體效應會引起翹曲效應（kink效應）、寄生雙極晶體管效應、反常的亞閾值效率、器件閾值電壓漂移等等。這些效應不僅會降低器件增益，導致器件工作不穩定，還將使漏擊穿電壓減小，并引起單管閂鎖效應，帶來較大的泄漏電流導致功耗增加。

翹曲效應（kink效應）是指當漏電壓高于某值時,SOI?MOS器件的輸出特性曲線出現上翹的現象。對于翹曲效應可作如下解釋：首先考慮PD-SOI器件，當漏電壓充分高時，溝道電子可從漏極附近的高電場區中得到足夠的能量，通過碰撞電離而產生電子-空穴對，所產生的電子迅速穿過溝道區到達漏極，而空穴則遷移到硅膜中電位最低（即體浮空區域）處。由于SOI器件中氧化埋層的隔離作用，體浮空區產生了空穴積累，并對源-體結形成正向偏置，使浮空區的電位升高。隨著電壓的增加，閾值電壓減小，因而導致漏電流增加，出現翹曲效應。kink效應使得器件的行為出現偏差，導致芯片功能失效。

總之，kink效應嚴重影響了PD-SOI器件的應用范圍，阻礙了SOI電路的發展。因此抑制kink效應成為SOI技術的研究熱點之一。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

為了解決現有技術中存在的問題，本發明提出了一種半導體器件的制造方法，包括以下步驟：

提供SOI襯底，在所述襯底中形成淺溝槽隔離結構；

在所述襯底上形成柵極結構；

在所述柵極結構的兩側的襯底中形成源漏區；

在源端的淺溝槽隔離結構中形成一溝槽以漏出部分源以及襯底的側面；

在所述柵極結構、源漏區上形成金屬硅化物，同時在所述溝槽內形成金屬硅化物以電連接所述源端和所述襯底。

進一步，還包括在所述襯底中形成LDD摻雜區的步驟。

進一步，還包括在所述柵極結構的側壁上形成間隙壁的步驟。

進一步，所述柵極結構包括柵絕緣層以及多晶硅層。

進一步，所述半導體器件為半耗盡SOI器件。

進一步，所述溝槽的個數為2個，對稱形成在柵極結構兩端的淺溝槽隔離結構中。

進一步，所述溝槽的深度不小于所述SOI襯底上硅層的厚度。

進一步，所述溝槽部分形成于所述間隙壁的底部。

進一步，所述溝槽的頂部與所述間隙壁相接。

本發明還提供一種采用上述方法制造的半導體器件。

根據本發明的半導體器件的制造方法，通過在源端邊緣開孔形成金屬硅化物連接器件的源和襯底，使得器件工作在飽和區時由于熱載流子碰撞而產生的空穴可以通過此硅化物導出襯底，使襯底和源端保持同電勢，從而消除kink效應。

附圖說明

本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。在附圖中，

圖1為根據本發明一個實施方式制作半導體器件工藝流程圖；

圖2A-2I為根據本發明一個實施方式制作半導體器件工藝流程中各步驟所獲得的器件的剖視圖。

具體實施方式

接下來，將結合附圖更加完整地描述本發明，附圖中示出了本發明的實施例。但是，本發明能夠以不同形式實施，而不應當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發明的范圍完全地傳遞給本領域技術人員。在附圖中，為了清楚，層和區的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。