[發明專利]一種CDMOS工藝以及制作方法

有效

• 申請號: 201210288958.6
• 申請日: 2012-08-14
• 公開（公告）號: CN103594491A
• 公開（公告）日: 2014-02-19
• 發明（設計）人: 李天賀;陳建國
• 申請（專利權）人: 北大方正集團有限公司;深圳方正微電子有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L27/06;H01L21/8249
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 黃志華

1.一種CDMOS工藝平臺，包括：N型襯底和N型外延、P型隔離阱、P隔離環、VDMOS體區、N型源漏及引線區、P型源漏及引線區、柵極氧化層、多晶硅柵極、場隔離氧化層、N型或P型場隔離和增強型NMOS管，其特征在于，所述CDMOS工藝還包括：N型隔離阱和PMOS器件，其中：

PMOS器件處于N型隔離阱中，所述N型隔離阱處于P型隔離阱內。

2.如權利要求1所述的工藝平臺，其特征在于，所述N型隔離阱的深度值低于P型隔離阱的深度值，且所述N型隔離阱在P型隔離阱中的位置是懸空的。

3.一種CDMOS工藝的制作方法，其特征在于，所述方法包括：

在P型隔離阱區域內光刻出N型隔離阱區域；

向所述N型隔離阱區域內注入雜質離子，并將生成的N型隔離阱與該P型隔離阱一起推進至設定的深度；

對所述P型隔離阱和N型隔離阱做隔離氧化處理后，將增強型NMOS器件加入至P型隔離阱且該增強型NMOS器件不在所述N型隔離阱內，以及將PMOS器件加入至該N型隔離阱內。

4.如權利要求3所述的方法，其特征在于，向所述N型隔離阱區域內注入雜質離子，具體包括：

利用預設的注入能量，向所述N型隔離阱區域內注入雜質離子。

5.如權利要求4所述的方法，其特征在于，所述預設的注入能量的范圍值在200kev~240kev。

6.如權利要求5所述的方法，其特征在于，所述預設的注入能量的值為220kev。

7.如權利要求3所述的方法，其特征在于，所述向N型隔離阱區域注入的雜質離子的數量越多，所述PMOS器件的開啟電壓越高。

8.如權利要求4所述的方法，其特征在于，將生成的N型隔離阱與該P型隔離阱一起推進至設定的深度，具體包括：

利用預設的推進溫度和時間，將該N型隔離阱與該P型隔離阱一起推進至設定的深度，在注入能量的控制下使得所述N型隔離阱的深度值低于P型隔離阱的深度值，且所述N型隔離阱在P型隔離阱中懸空。