[發明專利]半導體集成電路制造的方法

有效

• 申請號: 201210288951.4
• 申請日: 2012-08-14
• 公開（公告）號: CN103426821A
• 公開（公告）日: 2013-12-04
• 發明（設計）人: 解子顏;張銘慶;黃淵圣;戴銘家;陳昭成
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/82
• 分類號: H01L21/82
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

1.一種用于制造半導體集成電路(IC)的方法，所述方法包括：

接收半導體器件，所述半導體器件包括：

具有場效應晶體管(FET)區域和高電阻器(Hi-R)區域的半導體襯底；

在所述FET區域中的具有第一硬掩模的偽柵極堆疊件，以及

在所述Hi-R區域中的具有所述第一硬掩模的Hi-R堆疊件；

圖案化所述第一硬掩模以形成第一凹槽；

去除所述第一硬掩模；

在所述Hi-R堆疊件中形成第二凹槽；

在所述Hi-R堆疊件中的所述第二凹槽中形成第二硬掩模；以及

在所述第二硬掩模的任一側實施柵極溝槽蝕刻，從而形成Hi-R。

2.如權利要求1所述的方法，其中，所述第一凹槽形成在所述Hi-R堆疊件中的所述第一硬掩模中。

3.如權利要求1所述的方法，其中，所述Hi-R堆疊件包括位于所述第一硬掩模下方的偽多晶硅層。

4.如權利要求3所述的方法，其中，所述第二凹槽形成在所述Hi-R堆疊件中的所述偽多晶硅層中。

5.如權利要求4所述的方法，其中，所述第二凹槽的寬度(w)限定所述Hi-R堆疊件的臨界尺寸(CD)。

6.一種用于制造半導體集成電路(IC)的方法，所述方法包括：

接收半導體器件，所述半導體器件包括半導體襯底以及具有第一硬掩模的偽柵極堆疊件和具有所述第一硬掩模的Hi-R堆疊件；

蝕刻所述第一硬掩模以在所述Hi-R堆疊件中形成第一凹槽；

去除所述第一硬掩模；

在所述Hi-R堆疊件中形成第二凹槽；

用ILD層填充所述第二凹槽；

實施化學機械拋光(CMP)以暴露出偽多晶硅層；

在所述Hi-R堆疊件中形成第二硬掩模；以及

在所述半導體襯底中形成柵極溝槽，其中所述第二硬掩模和所述柵極溝槽被用于在所述半導體襯底中形成Hi-R。

7.如權利要求6所述的方法，其中，所述Hi-R堆疊件包括位于所述第一硬掩模下方的偽多晶硅層。

8.如權利要求7所述的方法，其中，所述第二凹槽形成在所述Hi-R堆疊件中的所述偽多晶硅層中。

9.如權利要求6所述的方法，其中，所述第一硬掩模通過等離子體干蝕刻去除。

10.一種用于制造半導體集成電路(IC)的方法，所述方法包括：

接收半導體器件，所述半導體器件包括：

半導體襯底，

位于所述半導體襯底上方的具有第一硬掩模的偽多晶硅柵極堆疊件，

位于所述半導體襯底上方的具有第一硬掩模的偽多晶硅Hi-R堆疊件，

位于所述偽多晶硅柵極堆疊件和所述偽多晶硅Hi-R堆疊件的側壁上的側壁間隔件；

在所述偽多晶硅Hi-R柵極堆疊件中的所述第一硬掩模中形成第一凹槽；

去除所述第一硬掩模；

在所述偽多晶硅Hi-R柵極堆疊件中形成第二凹槽；

用ILD層填充所述第二凹槽；

實施CMP來暴露出所述偽多晶硅層并且在所述偽多晶硅Hi-R柵極堆疊件中形成第二凹槽；

形成偽多晶硅Hi-R；

在所述半導體襯底中形成柵極溝槽；以及

用金屬柵材料填充所述柵極溝槽。