[發(fā)明專利]一種半導(dǎo)體器件的電可編程熔絲結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201210287397.8
• 申請日: 2012-08-13
• 公開（公告）號: CN103594450A
• 公開（公告）日: 2014-02-19
• 發(fā)明（設(shè)計）人: 陳建奇;何學(xué)緬;吳永玉
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L23/525
• 分類號: H01L23/525
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 董巍;高偉

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體領(lǐng)域，具體地，本發(fā)明涉及一種半導(dǎo)體器件的電可編程熔絲結(jié)構(gòu)。

背景技術(shù)

在包括CMOS的集成電路中，通常希望能夠永久的存儲信息，后者在制造后形成集成電路的永久連接。通常可以選用可熔連接的熔絲或者器件實現(xiàn)所述目的。例如，熔絲也可以用于編程冗余元件，以替代同一失效元件。此外，熔絲可用于存儲芯片標(biāo)識或其他這樣的信息，或用于通過調(diào)節(jié)通路的電阻來調(diào)節(jié)電路速度。

所述熔絲器件中的一類是通過激光編程或燒斷的，以在半導(dǎo)體器件被處理和鈍化之后斷開連接，此類熔絲器件需要激光精確對準(zhǔn)熔絲器件上，精度要求很高，不然則會造成相鄰器件的損壞；此外，該類熔絲器件不能和許多最新工藝技術(shù)一起使用。

目前，在半導(dǎo)體器件中所使用的大都為電編程熔絲結(jié)構(gòu)（Electrically?Programmable?Fuse?Structure，E-fuse），E-fuse的一次性電編程熔絲由于其提供的電路和系統(tǒng)設(shè)計靈活性被普遍應(yīng)用。甚至在將集成電路芯片封裝和安裝在系統(tǒng)中之后也可以對E-fuse編程。E-fuse還可以提供對電路設(shè)計的自由改變，后者解決產(chǎn)品壽命中可能出現(xiàn)的各種問題。相對于燒蝕型熔絲E-fuse更小，因而具有電路密度優(yōu)勢。盡管E-fuse具有上述種種優(yōu)點，但是也存在有弊端，例如現(xiàn)在E-fuse通常需要超過標(biāo)準(zhǔn)電源電壓的電壓來編程，但隨著技術(shù)發(fā)展工作電壓迅速減小，所以獲得編程E-fuse的太高的電壓會加重技術(shù)中的電工作限制，而且目前E-fuse的電阻也會發(fā)生變化，給E-fuse的應(yīng)用帶來很多問題。

為了使E-fuse更好的在芯片產(chǎn)業(yè)中得到更廣泛的應(yīng)用，目前需要解決的問題是需要降低E-fuse的編程電壓以及電流。

發(fā)明內(nèi)容

在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。

本發(fā)明為了克服目前存在問題，提供了一種半導(dǎo)體器件的電可編程熔絲結(jié)構(gòu)，包括：

熔絲元件；

與所述熔絲元件互連的第一端部和第二端部；

所述第一端部和所述第二端部與所述熔絲元件的連接部位呈三角形狀，且連接部位處所述第一端部和第二端部邊緣與所述熔絲元件的邊緣形成的鈍角為135°，其中所述第一端部和第二端部上各具有四個矩形接觸孔，形成2×2的接觸陣列，用于電連接。

作為優(yōu)選，所述熔絲元件包括：

絕緣層，位于半導(dǎo)體襯底上；

柵氧化層，位于所述絕緣層上；

多晶硅層，位于所述柵氧化層上；

硅化物層，位于所述多晶硅層上；

氮化物覆層，位于所述硅化物層上。

作為優(yōu)選，所述絕緣層為氧化物層。

作為優(yōu)選，所述硅化物層為硅化鈷層。

作為優(yōu)選，所述多晶硅層為P型摻雜或N型摻雜。

作為優(yōu)選，所述熔絲元件中用于連接所述第一端部和所述第二端部的區(qū)域的寬度為60-100nm。

作為優(yōu)選，所述熔絲元件中用于連接所述第一端部和所述第二端部的區(qū)域的長度是所述寬度的4-10倍。

作為優(yōu)選，所述第一端部為陰極或陽極，所述第二端部對應(yīng)的為陽極或者陰極。

在未編程狀態(tài)下，所述熔絲連接的電阻由柵氧化層、多晶硅層以及上面的硅化物層各自的電阻并聯(lián)而成，在本發(fā)明的一具體實施方式中所提供的初始電阻為80-150歐姆，一般優(yōu)選小于100歐姆，小于現(xiàn)有的相當(dāng)尺寸的熔絲可獲得電阻，然后通過接觸孔104在導(dǎo)電熔絲連接區(qū)域101上施加電位，所述電壓一般為0.9-2.5伏，同時也會在所述熔絲上產(chǎn)生能耗，熔絲元件連接上的能耗增加了熔絲連接的電阻。由于例如晶體硅的多晶硅層沒有例如晶界的缺陷，因此可以非常有效的實現(xiàn)編程，從而也使得本發(fā)明的E-fuse非常具有能效，由此需要較小的面積支持電路。

本發(fā)明所述的熔絲結(jié)構(gòu)能夠非常容易的獲得高而且一致的最終電阻，由此避免了斷裂或者凝聚的有害影響并避免了相鄰器件之間的損害，本發(fā)明所述結(jié)構(gòu)有利于允許較低的編程電壓、電流和/或編程時間。

附圖說明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的裝置及原理。在附圖中，

圖1為本發(fā)明中所述電可編程熔絲俯視圖；

圖2為本發(fā)明所述電可編程熔絲截面圖。

具體實施方式