[發明專利]形成鰭部的方法和形成鰭式場效應晶體管的方法

有效

• 申請號: 201210287328.7
• 申請日: 2012-08-13
• 公開（公告）號: CN103594342A
• 公開（公告）日: 2014-02-19
• 發明（設計）人: 何永根
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體技術領域，特別涉及一種形成鰭部的方法和形成鰭式場效應晶體管的方法。

背景技術

眾所周知，晶體管是集成電路中的關鍵元件。為了提高晶體管的工作速度，需要提高晶體管的驅動電流。又由于晶體管的驅動電流正比于晶體管的柵極寬度，要提高驅動電流，需要增加柵極寬度。但是，增加柵極寬度與半導體本身尺寸的按比例縮小相沖突，于是發展出了鰭式場效應晶體管(FinFET)。

與傳統的二維CMOS晶體管的發展相似，鰭式場效應管的特征尺寸也在進一步的縮小，制備如此小的尺寸的FinFET對于現有技術例如光刻和刻蝕等來說相當困難。這就需要探索一種新的方法，可以進一步縮小FinFET的尺寸。

圖1示出了現有技術的一種鰭式場效應晶體管的立體結構示意圖。如圖1所示，包括：半導體襯底10，所述半導體襯底10上形成有凸出的鰭部14，鰭部14一般是通過對半導體襯底10刻蝕后得到的；介質層11，覆蓋所述半導體襯底10的表面以及鰭部14的側壁的一部分；柵極結構12，橫跨在所述鰭部14上，覆蓋所述鰭部14的頂部和側壁，柵極結構12包括柵介質層（未示出）和位于柵介質層上的柵電極（未示出）。對于Fin?FET，鰭部14的頂部以及兩側的側壁與柵極結構12相接觸的部分都成為溝道區，即具有多個柵，有利于增大驅動電流，改善器件性能。由于現有技術中，在形成鰭部后就直接在襯底和鰭的上面形成柵結構，由于現有工藝的局限例如光刻分辨率的限制，很難在FinFET的尺寸上獲得技術節點的突破，晶體管的性能也有待進一步的提高。

更多關于鰭式場效應晶體管的結構及形成方法請參考專利號為“US7868380B2”的美國專利。

發明內容

本發明解決的問題是提供一種形成鰭部的方法和形成鰭式場效應晶體管的方法，進一步縮小鰭式晶體管的鰭部尺寸，形成高性能的鰭式場效應晶體管。

為解決上述問題，本發明提供一種形成鰭部的方法，包括：半導體襯底，所述半導體襯底表面具有絕緣層，所述半導體襯底表面還具有第一鰭部，所述第一鰭部貫穿所述絕緣層，絕緣層高度低于第一鰭部高度；在所述第一鰭部的表面形成等離子體摻雜層，所述等離子體摻雜層為均勻的非晶相層；刻蝕掉所述等離子體摻雜層，形成第二鰭部，所述第二鰭部的尺寸小于第一鰭部的尺寸。

可選的，所述第一鰭部的材料包括硅、鍺或砷化鎵。

可選的，所述在第一鰭部的表面形成均勻等離子體摻雜層的工藝是等離子體注入。

可選的，所述等離子體注入的等離子體源包括Si、C、Ge、B或Ar。

可選的，用于產生等離子體束的設備功率范圍為20W～3000W，等離子體注入能量范圍為1eV~5000eV，注入劑量范圍為1×10¹⁴atom/cm²~2×10¹⁶atom/cm²。

可選的，所述等離子體摻雜層的厚度范圍為

可選的，所述刻蝕掉等離子體摻雜層的工藝是化學氣相刻蝕，所述化學氣相刻蝕的溫度范圍為600℃~900℃，壓力范圍為2托~100托。

可選的，所述化學氣相刻蝕的刻蝕氣體是HCl，流速范圍為5標況毫升/分~100標況毫升/分。

可選的，所述刻蝕氣體通過稀釋氣體進行稀釋，所述稀釋氣體是H₂或者惰性氣體，流速范圍為5標況升/分~50標況升/分。

本發明還提供一種形成鰭式場效應晶體管的方法，包括：半導體襯底，所述半導體襯底表面具有絕緣層，所述半導體襯底表面還具有第一鰭部，所述第一鰭部貫穿所述絕緣層，絕緣層高度低于第一鰭部高度；在所述第一鰭部的表面形成等離子體摻雜層，所述等離子體摻雜層為均勻的非晶相層；刻蝕掉所述等離子體摻雜層，形成第二鰭部，所述第二鰭部的尺寸小于第一鰭部的尺寸；在第二鰭部表面形成柵極結構，所述柵極結構橫跨第二鰭部頂部和側壁；在第二鰭部兩端形成源極和漏極，所述源極和漏極位于柵極結構的兩側。

可選的，所述第一鰭部的材料包括硅、鍺或砷化鎵。

可選的，所述在第一鰭部的表面形成均勻等離子體摻雜層的工藝是等離子體注入。

可選的，所述等離子體注入的等離子體源包括Si、C、Ge、B或Ar。