[發明專利]芯片封裝結構與導線架

有效

• 申請號: 201210280470.9
• 申請日: 2012-08-08
• 公開（公告）號: CN103579198A
• 公開（公告）日: 2014-02-12
• 發明（設計）人: 林金松
• 申請（專利權）人: 揚智科技股份有限公司
• 主分類號: H01L23/552
• 分類號: H01L23/552;H01L23/495;H01L23/31
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 任默聞

技術領域

本發明涉及一種半導體結構，且特別是有關于一種芯片封裝結構。

背景技術

芯片封裝的目的是提供芯片適當的信號路徑、散熱路徑及結構保護。傳統的打線（wire?bonding）技術通常采用導線架（leadframe）作為芯片的承載器（carrier）。

圖1A繪示為現有的一種芯片封裝結構的局部立體示意圖。圖1B為圖1A的芯片封裝結構的剖面示意圖。為了方便說明起見，圖1B僅示意地繪示一個差動信號引腳與封裝膠體之間的配置關系。請同時參考圖1A與圖1B，現有的芯片封裝結構10包括一芯片11、一導線架12、多個導線13與一封裝膠體14。導線架12具有一芯片座12a與多個引腳12b，且芯片11配置于芯片座12a上。引腳12b包括多對差動信號引腳（differential?signal?lead）12b1（圖1A中僅示意地繪示兩對）以及多個非差動信號引腳（non-differential?signal?lead）12b2（圖1A中僅示意地繪示六個）。此外，芯片11通過導線13與導線架12的引腳12b電性連接，而封裝膠體14則包覆芯片11、導線13、芯片座12a與引腳12b的一部分。其中，封裝膠體14的功用為保護芯片11與導線13以避免外界的濕氣、熱量與噪聲的影響，并且封裝膠體14可支撐導線13以及提供能夠手持的形體。在高速與高頻的信號傳輸上，由于彼此相鄰且傳輸方向相同的差動信號引腳12b1在暴露于封裝膠體14外的折彎處易形成阻抗不連續，因此容易產生電磁輻射效應及信號的反射損耗，尤其是在三倍頻及五倍頻處此電磁輻射效性最明顯。

圖2繪示為現有另一種芯片封裝結構的局部立體示意圖。圖2的芯片封裝結構20與圖1A的芯片封裝結構10相似，差異之處僅在于：圖2的芯片封裝結構20的每一個差動信號引腳22b1具有一個開口23，其中開口23位于差動信號引腳22b1暴露于封裝膠體24外的折彎處，而引腳22的非差動信號引腳22b2與差動信號引腳22b1呈等間距間隔排列。現有的差動信號引腳22b1具有開口23以欲藉此產生分流來降低折彎處的阻抗不連續現象。然而，通過開口23所形成的兩個分支外引腳部P1、P2實質上呈平行且于封裝膠體24的側表面24a上的正投影彼此不重疊，因此當電流信號流至暴露于封裝膠體24外的分支外引腳部P1、P2時，折彎處的分支外引腳部P1、P2會同時接觸到空氣輻射而產生明顯的電磁輻射效應。如此一來，差動信號引腳22b1在信號傳輸時易產生嚴重的能量損耗，進而影響差動信號引腳22b1的信號傳輸品質。此外，由于差動信號引腳22b1具有開口23，因此為了與相鄰的非差動信號引腳22b2之間阻抗匹配，差動信號引腳22b1的寬度須進行調整（例如調寬或變窄），如此一來，引腳22的總個數勢必受到影響，進而影響整體芯片封裝結構20的電路布局。

發明內容

本發明提供一種芯片封裝結構，可有效降低電磁干擾（Electro-Magnetic?Interference,EMI）輻射且能減少差動傳輸的能量損耗。

本發明提出一種芯片封裝結構，其包括一導線架、一芯片、多條導線及一封裝膠體。導線架包括一芯片座以及多個環繞芯片座的引腳。引腳包括至少一第一類引腳與至少一第二類引腳。第一類引腳具有一內引腳部、一第一分支外引腳部以及一第二分支外引腳部。第一分支外引腳部的一端及第二分支外引腳部的一端與內引腳部相連接。第一分支外引腳部的另一端與第二分支外引腳部的另一端彼此相連接。第一分支外引腳部與第二分支外引腳部之間具有一第一間隔距離。第二類引腳具有一內引腳部以及一外引腳部。芯片配置于導線架的芯片座上。導線配置于芯片與導線架的引腳之間。芯片通過導線與引腳電性連接。封裝膠體包覆芯片、導線、芯片座以及引腳的部分，且暴露出第一類引腳的第一分支外引腳部與第二分支外引腳部以及第二類引腳的外引腳部。封裝膠體具有一側表面，而第一類引腳的第一分支外引腳部與第二分支外引腳部在封裝膠體的側表面上的正投影相互重疊。

在本發明的一實施例中，上述的第一類引腳的第一分支外引腳部的厚度與第二分支外引腳部的厚度相同。

在本發明的一實施例中，上述的第一類引腳的第一分支外引腳部的厚度不等于第二分支外引腳部的厚度。