[發明專利]半導體器件及其制造方法

在審

• 申請號: 201210278183.4
• 申請日: 2012-08-06
• 公開（公告）號: CN102915955A
• 公開（公告）日: 2013-02-06
• 發明（設計）人: 尹壯根;崔正達;薛光洙
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/528
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 姜盛花;陳源

技術領域

本發明涉及半導體，具體而言，本發明涉及半導體器件及其制造方法。

背景技術

垂直溝道半導體器件可以具有用于便于與金屬接觸插頭電連接的臺階式接觸區結構。然而，字線的層數量越多，執行的階梯化和金屬封堵工藝就會越多。這會導致各種技術困難，諸如產品產量的降低和故障率的增加，因此，需要改善工藝。

發明內容

本發明就是為了解決現有技術中所存在的技術問題而提出的，其目的是提供能夠減少用于制造半導體器件的工藝步驟數量的方法。

本發明的另一個目的是提供能夠降低故障率而增加產品產量的半導體器件及其制造方法。

為了達到本發明的上述目的，根據本發明的一個實施例的半導體器件的制造方法，其包括下述步驟：設置由多個層彎曲地層疊的堆疊，其包括低水平處的第一區域和高水平處的第二區域；對所述堆疊進行平坦化，使在所述多個層中位于所述第一區域的一部分層形成為L形狀；以及對所述堆疊進行圖案化，使得在所述第一區域中將所述L形狀的層形成為階梯式，同時在所述第二區域中將不是所述L形狀的其他層形成為所述階梯式。

根據本發明的一個實施例的半導體器件的制造方法，其中設置所述堆疊的步驟包括：設置具有低水平處上表面和高水平處上表面的階梯式襯底；以及在所述階梯式襯底上沿著所述階梯式襯底的上表面形狀層疊所述多個層。

根據本發明的一個實施例的半導體器件的制造方法，其中設置所述階梯式襯底的步驟包括：設置具有平坦上表面的襯底；以及使所述襯底的上表面凹陷而形成所述階梯式襯底。

根據本發明的一個實施例的半導體器件的制造方法，其中設置所述階梯式襯底的步驟包括：設置具有平坦上表面的襯底；以及在所述襯底上形成從所述襯底的上表面凸出的絕緣層。

根據本發明的一個實施例的半導體器件的制造方法，其中層疊所述多個層的步驟包括：在所述階梯式襯底上交替地層疊多個第一絕緣層和與所述第一絕緣層的蝕刻選擇比不同的多個第二絕緣層或多個導電層。

根據本發明的一個實施例的半導體器件的制造方法，其中對所述堆疊進行平坦化的步驟包括：通過利用依次收縮或擴大的掩模的蝕刻，在所述第一區域依次對所述L形狀的層進行圖案化；以及在所述第二區域，依次對與所述L形狀的層處于相同水平處的、不是所述L形狀的其他層進行圖案化。

根據本發明的一個實施例的半導體器件的制造方法，其中設置所述堆疊的步驟包括：設置這樣的堆疊，其在所述第一區域和所述第二區域之間還包括中間水平處的第三區域，其中所述第三區域高于所述第一區域且低于所述第二區域。

為了達到本發明的上述目的，根據本發明的另一個實施例的半導體器件的制造方法，其包括下述步驟：在階梯式襯底上交替地層疊多個第一層和多個第二層而形成包括低水平處的第一區域和高水平處的第二區域的堆疊；對所述堆疊進行平坦化而使包括在所述第一區域中的所述第一層和所述第二層形成為L形狀；依次對包括在所述第一區域中的所述L形狀的第一層和第二層進行圖案化而形成第一階梯式結構，同時依次對與所述L形狀的第一層和第二層處于相同水平處的、包括在所述第二區域中的第一層和第二層進行圖案化而形成第二階梯式結構。

根據本發明的另一個實施例的半導體器件的制造方法，其中：所述第一層包括第一絕緣層；所述第二層包括與所述第一絕緣層的蝕刻選擇比不同的第二絕緣層或導電層。

根據本發明的另一個實施例的半導體器件的制造方法，其中還包括下述步驟：在形成所述第一階梯式結構和所述第二階梯式結構之后或者之前，穿過所述堆疊而形成與所述襯底電連接的垂直溝道。

根據本發明的另一個實施例的半導體器件的制造方法，其中還包括下述步驟：在形成所述第一階梯式結構和所述第二階梯式結構之后或者之前，選擇性地移除所述第二絕緣層；以及在所述第一絕緣層之間形成與所述垂直溝道電連接的導電體。

根據本發明的另一個實施例的半導體器件的制造方法，其中還包括下述步驟：形成與形成在所述第一區域中的第一階梯式結構連接的第一接觸插頭；以及與此同時，形成與形成在所述第二區域中的第二階梯式結構連接的第二接觸插頭。