[發明專利]一種超高速數字可配置分頻器

有效

• 申請號: 201210268824.8
• 申請日: 2012-07-31
• 公開（公告）號: CN103580687A
• 公開（公告）日: 2014-02-12
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 成都銳成芯微科技有限責任公司
• 主分類號: H03L7/18
• 分類號: H03L7/18
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.?一種數字可配置分頻器，其特征在于：所述數字可配置分頻器包括N個級聯的可配置分頻器基本單元、一與所述第N個可配置分頻器基本單元相連的或門OR1及一與所述或門OR1相連的觸發器DFF0，所述超高速數字可配置分頻器為N比特可配置分頻器，其分頻數在2N~2^N范圍內可配置，其中，N大于1且為整數。

2.?如權利要求1所述的數字可配置分頻器，其特征在于：所述可配置分頻器基本單元包括一第一觸發器DFF1、一第二觸發器DFF2、一第三觸發器DFF3、一第四觸發器DFF4、一第一同或門NXOR1、一第二同或門NXOR2、一第一與門AND1、一第二與門AND2和一第三與門AND3。

3.?如權利要求1所述的數字可配置分頻器，其特征在于：所述第一觸發器DFF1的反向輸出端QN與數據輸入端D相連，所述第一觸發器DFF1的始能端E與信號CI相連，所述第一觸發器DFF1的置位端S與信號SET相連，所述第一觸發器DFF1的清零端C與信號CLR相連；所述第一同或門NXOR1的兩輸入端分別與所述第一觸發器DFF1的正向輸出端Q及信號FC相連；所述第一與門AND1的兩輸入端分別與所述第一同或門NXOR1的輸出端及信號FEQ_I相連；所述第二同或門NXOR2的兩輸入端分別與所述第一觸發器DFF1的正向輸出端Q及信號HC相連；所述第二與門AND2的兩輸入端分別與所述第二同或門NXOR2的輸出端及信號HEQ_I相連；所述第二觸發器DFF2的數據輸入端D與所述第一與門AND1的輸出端相連，所述第二觸發器DFF2的正向輸出端Q與信號FEQ_O相連；所述第三觸發器DFF3的數據輸入端D與所述第一觸發器DFF1的正向輸出端Q相連；所述第四觸發器DFF4的數據輸入端D與所述第二與門AND2的輸出端相連，所述第四觸發器DFF4的正向輸出端Q與信號HEQ_O相連；所述第三與門AND3的兩輸入端分別與第一觸發器DFF1的反向輸出端QN及第三觸發器DFF3的正向輸出端Q相連，所述第三與門AND3的輸出端與信號CO相連。