[發明專利]用于封裝芯片的鈍化層

有效

• 申請號: 201210258782.X
• 申請日: 2012-07-24
• 公開（公告）號: CN103151329A
• 公開（公告）日: 2013-06-12
• 發明（設計）人: 鄭心圃;吳偉誠;侯上勇;余振華;劉醇鴻;邱志威;許國經
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L21/48
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

相關申請的交叉參考

本申請涉及于2011年2月11日提交的名為“Testing?of?Semiconductor?Chips?with?Microbumps”的美國申請第13/025,931號。上述專利申請的全部內容結合于此作為參考。

技術領域

本公開內容一般地涉及集成電路，更具體地來說，涉及形成用于封裝器件的保護層。

背景技術

由于多種電子元件(即，晶體管、二極管、電阻器、電容器等)的集成密度的不斷改進，導致集成電路經歷了持續的快速發展。通常，集成密度的這種改進源于最小特征尺寸的反復減小，允許更多元件集成在給定芯片區域中。

集成元件所占據的體積位于半導體晶圓的表面附近。雖然光刻的引人注目的改進已經大幅改進了二維(2D)集成電路形成，但是存在對可以實現的二維密度的物理限制。這些限制之一在于制造這些元件所需的最小尺寸。而且，當將更多器件置于一個芯片中時，需要更復雜的設計。

因此，形成三維集成電路(3DIC)，從而解決了由電路密度的增加引起的問題。通過用于將管芯堆疊在一起并且將管芯連接至封裝基板的引線接合、倒裝芯片接合、和/或硅通孔(TSV)堆疊管芯。

發明內容

為了解決現有技術所存在的缺陷，根據本發明的一方面，提供了一種封裝的集成電路(IC)芯片，包括：金屬凸塊，形成在金屬焊盤上方；測試焊盤，其中，所述測試焊盤電連接至所述封裝的集成電路芯片中的器件；第一鈍化層，位于所述測試焊盤的一部分和所述金屬凸塊的一部分上方，其中，所述第一鈍化層限定所述測試焊盤的測試區和所述金屬凸塊的凸塊形成區；以及第二鈍化層，覆蓋所述測試焊盤的表面和圍繞所述測試焊盤的所述測試區的所述第一鈍化層的一部分。

在該封裝的IC芯片中，所述第二鈍化層覆蓋所述金屬焊盤的邊緣并且位于所述金屬凸塊的一部分下方。

在該封裝的IC芯片中，覆蓋所述測試焊盤的表面的所述第二鈍化層的邊緣到所述測試焊盤的邊緣之間的距離在從約2μm至約15μm范圍內。

在該封裝的IC芯片中，所述第二鈍化層的所述邊緣到所述金屬凸塊的邊緣之間的距離等于或大于約0.1μm。

在該封裝的IC芯片中，所述第二鈍化層不覆蓋遠離所述測試焊盤和所述金屬凸塊的所述封裝的IC芯片的表面。

在該封裝的IC芯片中，所述測試焊盤和所述金屬焊盤物理連接。

在該封裝的IC芯片中，所述測試焊盤和所述金屬焊盤在相同金屬層上。

在該封裝的IC芯片中，在所述金屬凸塊和所述金屬焊盤之間存在凸塊底部金屬化(UBM)層。

在該封裝的IC芯片中，所述金屬凸塊的寬度等于或小于約50μm。

在該封裝的IC芯片中，所述第二鈍化層包括聚合物。

在該封裝的IC芯片中，所述UBM層包括擴散勢壘層、銅種子層、以及銅層。

在該封裝的IC芯片中，所述金屬凸塊位于所述封裝的IC芯片的中心附近，并且在所述金屬凸塊下方沒有所述第二鈍化層，并且其中，所述封裝的IC芯片進一步包括位于所述封裝的IC芯片的角部處的第二金屬凸塊，并且至少在所述第二金屬凸塊的一部分下方具有所述第二鈍化層。

根據本發明的另一方面，提供了一種封裝的集成電路(IC)芯片，包括：金屬凸塊，形成在金屬焊盤上方；測試焊盤，其中，所述測試焊盤電連接至所述封裝的集成電路芯片中的器件；第一鈍化層，位于所述測試焊盤的一部分和所述金屬凸塊的一部分上方，其中，所述第一鈍化層限定所述測試焊盤的測試區和所述金屬凸塊的凸塊形成區；以及第二鈍化層，覆蓋所述測試焊盤的表面和圍繞所述測試焊盤的所述測試區的所述第一鈍化層的一部分，其中，覆蓋所述測試焊盤的表面的所述第二鈍化層的邊緣到所述測試焊盤的邊緣之間的距離在從約2μm至約15μm的范圍內。