[發明專利]存儲器陣列及電子設備

有效

• 申請號: 201210258473.2
• 申請日: 2012-07-24
• 公開（公告）號: CN102768855A
• 公開（公告）日: 2012-11-07
• 發明（設計）人: 胡劍;楊光軍
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: G11C16/02
• 分類號: G11C16/02;G11C16/06
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制造領域，尤其涉及一種針對電可擦可編程只讀存儲器而設計的存儲器陣列及配置了這種存儲器陣列的電子設備。

背景技術

隨著存儲技術的不斷發展，目前發展出了眾多類型的存儲器，如RAM（隨機存儲器）、DRAM（動態隨機存儲器）、ROM（只讀存儲器）、EPROM（可擦除可編程只讀存儲器）、FLASH（閃存）、EEPROM（電可擦可編程只讀存儲器）等。

電可擦可編程只讀存儲器（Electrically?Erasable?Programmable?Read-Only?Memory，EEPROM)是一種掉電后數據不丟失的存儲芯片，可在電腦上或專用設備上擦除已有信息，重新編程，即插即用。

電可擦可編程只讀存儲器的擦除不需要借助于其它設備，它以電子信號來修改其內容，擺脫了可擦除可編程只讀存儲器（Erasable?Programmable?ROM，EPROM）擦除器和編程器的束縛。而且電可擦可編程只讀存儲器可以按字節（Byte）擦除，而不像閃存（Flash）那樣要全片或分塊擦除。

同大多數半導體存儲器一樣，電可擦可編程只讀存儲器也包括存儲器陣列和外圍電路。存儲器陣列具有很多排列成塊的存儲器單元。每個存儲器單元被制造成具有控制柵和浮柵的場效應晶體管。浮柵用于保留電荷，并且通過薄氧化層與包含在襯底中的源極和漏極區域分離。這種存儲器單元能夠執行各種操作，包括編程、讀取、擦除等。例如，將電子從漏區域穿過氧化層射入到浮柵上，使存儲器單元充電。在擦除操作中，利用現有方法將電子穿過氧化層隧穿到柵極，從而將電荷從浮柵中移除。由此，存儲器單元中的數據由浮柵上是否存在電荷決定。

為了使存儲器尺寸盡可能小，存儲器電路的設計布局也必須隨之越來越小。布局越來越小的同時也帶來了弊端，比如：對某一選中的存儲器單元進行操作時，容易對其周圍的存儲器單元造成誤操作。尤其是，當存儲器單元共用一條字線WL，且共用部分位線BL時，易對與選中的存儲器單元有共用部分的其它存儲器單元產生串擾。

發明內容

本發明所要解決的技術問題是提供一種可應用于電可擦可編程只讀存儲器的存儲器陣列，其能避免對選中的存儲器單元進行操作的同時，對其它存儲器單元產生串擾的問題。

為了解決上述問題，本發明提供了一種存儲器陣列，包括多個成陣列排布的存儲器單元，所述各存儲器單元包含多條互相平行的位線、以及平行排列于位線上且與所述位線垂直的字線，每條位線在列方向上連接各存儲器單元的源極或漏極，每條字線在行方向上連接各存儲器單元的柵極；其中，

所述存儲器單元的柵極包括雙柵結構及位于雙柵結構之間的選擇柵，所述雙柵結構并列排布于襯底上。

可選的，所述雙柵結構包括第一存儲位柵極和第二存儲位柵極。

可選的，所述存儲位柵極包括位于襯底上的控制柵、位于控制柵上的浮柵，所述控制柵和浮柵之間具有氧化層。

可選的，所述字線在行方向上連接各存儲器單元的選擇柵。

可選的，位于同一列的存儲器單元的源極或漏極通過第一金屬層相連。

可選的，位于同一行的存儲器單元的控制柵或字線通過第二金屬層相連。

可選的，在對所述存儲器陣列中一存儲器單元的控制柵施加0V電壓，對所述存儲器單元的字線施加2.5V~3.5V電壓，對所述存儲器單元的源極施加0V電壓，對所述存儲器單元的漏極施加0.5V~1V電壓的情況下，對所述存儲器單元進行讀取操作。

可選的，在對所述存儲器陣列中一存儲器單元的控制柵施加-6V～-8V電壓，對所述存儲器單元的字線施加7V~9V電壓，對所述存儲器單元的源極施加0V電壓，對所述存儲器單元的漏極施加0V電壓的情況下，對所述存儲器單元進行擦除操作。

可選的，在對所述存儲器陣列中一存儲器單元的控制柵施加7V~9V電壓，對所述存儲器單元的字線施加1.3V~1.8V電壓，對所述存儲器單元的源極施加4V~6V電壓，對所述存儲器單元的漏極施加0.1V~0.6V電壓的情況下，對所述存儲器單元進行編程操作。

本發明還提供了一種電子設備，配置了上述任一種存儲器陣列。

與現有技術相比，本發明的技術方案具有以下優點：