[發(fā)明專利]一種基于FPGA的抗多位錯誤翻轉(zhuǎn)RS碼檢錯糾錯系統(tǒng)

無效

• 申請?zhí)枺?/td>: 201210256103.5
• 申請日: 2012-07-20
• 公開（公告）號: CN102751995A
• 公開（公告）日: 2012-10-24
• 發(fā)明（設(shè)計）人: 王巍;王寧;張美杰;徐飛;李瑩
• 申請（專利權(quán)）人: 天津工大瑞工光電技術(shù)有限公司
• 主分類號: H03M13/15
• 分類號: H03M13/15
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種基于FPGA的抗多位錯誤翻轉(zhuǎn)RS碼檢錯糾錯系統(tǒng)，其特征在于，本發(fā)明包括：控制電路、編碼器、存儲器、譯碼器；其中譯碼器包括校驗(yàn)子計算電路、chien搜索電路、關(guān)鍵方程求解電路、錯碼個數(shù)計數(shù)電路、錯誤圖樣FIFO、糾錯電路。

2.根據(jù)權(quán)利要求1所述的一種基于FPGA的抗多位錯誤翻轉(zhuǎn)RS碼檢錯糾錯系統(tǒng)，其特征在于，所述的控制電路與編碼器、譯碼器的錯碼個數(shù)計數(shù)電路、以及chien搜索電路相連接；控制數(shù)據(jù)的讀寫操作，以及根據(jù)錯碼個數(shù)計數(shù)電路的輸出產(chǎn)生控制信號。

3.根據(jù)權(quán)利要求1所述的一種基于FPGA的抗多位錯誤翻轉(zhuǎn)RS碼檢錯糾錯系統(tǒng)，其特征在于，所述的編碼器采用以生成多項(xiàng)式g(x)為模的除法電路，利用線性反饋移位寄存器實(shí)現(xiàn)，用于對待保護(hù)數(shù)據(jù)進(jìn)行編碼產(chǎn)生相應(yīng)的校驗(yàn)位；其中的乘g₀，g₁，g₂，...，g_2t-1運(yùn)算采用常數(shù)乘法器實(shí)現(xiàn)。

4.根據(jù)權(quán)利要求1所述的一種基于FPGA的抗多位錯誤翻轉(zhuǎn)RS碼檢錯糾錯系統(tǒng)，其特征在于，所述的存儲器為SRAM型，用于存儲待保護(hù)數(shù)據(jù)和相應(yīng)的校驗(yàn)位，且校驗(yàn)位位于待保護(hù)信息數(shù)據(jù)后面。

5.根據(jù)權(quán)利要求1所述的一種基于FPGA的抗多位錯誤翻轉(zhuǎn)RS碼檢錯糾錯系統(tǒng)，其特征在于，所述的校驗(yàn)子計算電路，采用Homer準(zhǔn)則-嵌套的乘累加實(shí)現(xiàn)，校驗(yàn)子計算電路的乘法器采用加D觸發(fā)器分割的常數(shù)乘法器實(shí)現(xiàn)，用于計算校驗(yàn)子S的值。

6.根據(jù)權(quán)利要求1所述的一種基于FPGA的抗多位錯誤翻轉(zhuǎn)RS碼檢錯糾錯系統(tǒng)，其特征在于，所述的關(guān)鍵方程求解電路，采用改進(jìn)的無逆BM迭代算法實(shí)現(xiàn)，用于計算錯誤位置多項(xiàng)式σ(x)和錯誤值多項(xiàng)式ω(x)的系數(shù)；關(guān)鍵方程求解電路的乘法運(yùn)算采用基于弱對偶基的比特并行乘法器實(shí)現(xiàn)，關(guān)鍵方程求解電路的平方運(yùn)算采用常規(guī)基實(shí)現(xiàn)；其中的改進(jìn)的無逆的BM迭代算法采用反向時鐘控制，即在時鐘上升沿計算Δ^(k+1)，在時鐘下降沿計算Λ^(k+1)，以便在求出Δ^(k+1)的值后，能夠馬上用于計算Λ^(k+1)。

7.根據(jù)權(quán)利要求1所述的一種基于FPGA的抗多位錯誤翻轉(zhuǎn)RS碼檢錯糾錯系統(tǒng)，其特征在于，所述的chien搜索電路，乘法運(yùn)算采用基于對偶基的比特并行乘法器實(shí)現(xiàn)，用于搜索使錯誤位置多項(xiàng)式σ(x)＝0的根。

8.根據(jù)權(quán)利要求1所述的一種基于FPGA的抗多位錯誤翻轉(zhuǎn)RS碼檢錯糾錯系統(tǒng)，其特征在于，所述的錯碼個數(shù)計數(shù)電路，用于計數(shù)使錯誤位置多項(xiàng)式σ(x)＝0的根的個數(shù)，并根據(jù)錯碼情況向控制電路輸出相應(yīng)的信息。

9.按權(quán)利要求1所述的一種基于FPGA的抗多位錯誤翻轉(zhuǎn)RS碼檢錯糾錯系統(tǒng)，其特征在于，所述的錯誤圖樣FIFO，在FPGA上直接實(shí)現(xiàn)，用于把錯誤值計算模塊計算出的錯誤值依次緩存到FPGA芯片的錯誤圖樣FIFO中。

10.按權(quán)利要求1所述的一種基于FPGA的抗多位錯誤翻轉(zhuǎn)RS碼檢錯糾錯系統(tǒng)，其特征在于，所述的錯誤值計算電路，采用Fomey算法實(shí)現(xiàn)，其中的有限域元素求逆和求冪運(yùn)算，均采用查ROM表方法實(shí)現(xiàn)。

11.按權(quán)利要求1所述的一種基于FPGA的抗多位錯誤翻轉(zhuǎn)RS碼檢錯糾錯系統(tǒng)，其特征在于，所述的編碼器和譯碼器均是在一片Xilinx?Virtex-4系列器件XC4VLX15上實(shí)現(xiàn)的。