[發明專利]功率MOSFET、IGBT和功率二極管

有效

• 申請號: 201210254863.2
• 申請日: 2012-07-20
• 公開（公告）號: CN102956707B
• 公開（公告）日: 2017-03-01
• 發明（設計）人: 玉城朋宏
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/739;H01L29/861
• 代理公司: 廣州三環專利代理有限公司44202
• 代理人: 溫旭,郝傳鑫

相關申請的交叉引用

2011年8月12日提交的日本專利申請第2011-176794號的公開內容(包括說明書、附圖及摘要)通過引用全部并入本文。

技術領域

本發明涉及半導體器件(或半導體集成電路器件)中可有效應用于單元外圍布圖技術的工藝或擊穿電壓改進技術。

背景技術

日本專利公開第2007-116190號(專利文獻1)或其同族專利美國專利第2005-098826號(專利文獻2)公開了關于具有超結結構的功率MOSFET(金屬氧化物半導體場效應晶體管)的單元區域外圍布圖(邊緣終端結構)的各種結構，所述超結結構由多外延方式或深溝槽絕緣膜填充方式(深溝槽內部離子注入方式)生產。其例子包括P^-降低表面電場(resurf)區域，以及具有圓角部分并且呈現為大體矩形形狀的電勢固定電極。

日本專利公開第2011-108906號(專利文獻3)主要公開了一種通過深溝槽填充方式制成的二維或三維超結型單元區域外圍布圖(邊緣終端結構)。

[專利文獻1]

日本專利公開第2007-116190號

[專利文獻2]

美國專利第2005/098826號A1

[專利文獻3]

日本專利公開第2011-108906號

發明內容

通過深溝槽填充方式制成的超結MOSFET要求無孔填充外延生長。這可要求所述深溝槽的平面取向沿指定的方向對齊。此外，為了保持期望的擊穿電壓與超結結構相符，外圍結構的柱布圖非常重要。具體而言，由于平面取向的限制，芯片角部分的柱布圖可關于芯片角之間的對角線雙側不對稱。在此情況下，由于芯片角處的柱不對稱，使阻塞狀態下的等勢線在角部分為彎曲形式。因此往往出現等勢線變得密集的點，這可引起擊穿電壓下降。

本發明的目的是解決這些問題。

本發明的一個目的是提供一種高可靠性功率型半導體器件。

通過說明書及附圖的描述，本發明的上述目的和其他目的以及新特征將變得清楚。

本申請公開的代表性發明內容將簡略描述如下。

換言之，根據本申請的一項發明，在諸如功率MOSFET之類的功率型半導體有源元件中，在呈近矩形形狀的有源單元區附近的芯片外圍區中等，設置有環形的場板。所述場板在沿著矩形邊的部分的至少一部分處具有歐姆接觸部分。但歐姆接觸部分并不設置在與所述矩形的各角部分對應的部分。

本申請公開的代表性發明可獲得的效果將簡略描述如下。

換言之，在諸如功率MOSFET之類的功率型半導體有源元件中，在有源單元區附近呈近矩形形狀的芯片外圍區中等，設置有環形的場板。所述場板在沿著矩形邊的部分的至少一部分處具有歐姆接觸部分。但歐姆接觸部分并不設置在與所述矩形的各角部分對應的部分。由此可以防止芯片角部分的擊穿電壓下降。

附圖說明

圖1為半導體芯片的整體俯視圖(主要為前表面)，該俯視圖用于舉例說明本申請一種實施方式的功率MOSFET(功率型半導體有源元件)的一個例子(二維降低表面電場結構)的器件結構(基本結構)等；

圖2為所述半導體芯片的整體俯視圖(主要為雜質區結構)，該俯視圖用于舉例說明圖1在金屬電極下的情況；

圖3為對應于圖2(圖1)芯片角部分剪切區R1的芯片頂面局部放大示意圖；

圖4為對應于圖3的A-A’剖面(也大致對應于圖1的有源單元部分和芯片末端剪切區R3的A-A’剖面)的芯片剖面示意圖；

圖5為對應于芯片角部分剪切區R1(比圖3更接近于實物的對應于圖2(圖1)的R1)的芯片頂面局部放大圖；

圖6為對應于圖1中有源單元部分剪切區R2的B-B’剖面的芯片剖面圖；

圖7為對應于圖1的有源單元末端和芯片末端剪切區R4的C-C’剖面的芯片剖面圖，圖1中的R4比圖4更接近于實物；

圖8為對應于圖4的生產步驟(深溝槽形成步驟)中的芯片剖面示意圖，該示意圖用于舉例說明本申請一種實施方式的功率MOSFET(功率型半導體有源元件)的生產工序；

圖9為對應于圖4的生產步驟(深溝槽形成硬掩模去除步驟)中的芯片剖面示意圖，該示意圖用于舉例說明本申請一種實施方式的功率MOSFET(功率型半導體有源元件)的生產工序；

圖10為對應于圖4的生產步驟(深溝槽填充步驟)中的芯片剖面示意圖，該示意圖用于舉例說明本申請一種實施方式的功率MOSFET(功率型半導體有源元件)的生產工序；