[發明專利]SOI BJT應變SiGe回型溝道BiCMOS集成器件及制備方法

有效

• 申請號: 201210244421.X
• 申請日: 2012-07-16
• 公開（公告）號: CN102723339A
• 公開（公告）日: 2012-10-10
• 發明（設計）人: 宋建軍;胡輝勇;舒斌;張鶴鳴;宣榮喜;李妤晨;呂懿;郝躍
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L21/84
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明屬于半導體集成電路技術領域，尤其涉及一種SOI?BJT、應變SiGe回型溝道BiCMOS集成器件及制備方法。?

背景技術

半導體集成電路是電子工業的基礎，人們對電子工業的巨大需求，促使該領域的發展十分迅速；在過去的幾十年中，電子工業的迅猛發展對社會發展及國民經濟產生了巨大的影響；目前，電子工業已成為世界上規模最大的工業，在全球市場中占據著很大的份額，產值已經超過了10000億美元。?

Si?CMOS集成電路具有低功耗、高集成度、低噪聲和高可靠性等優點，在半導體集成電路產業中占據了支配地位；然而隨著集成電路規模的進一步增大、器件特征尺寸的減小、集成度和復雜性的增加，尤其是器件特征尺寸進入納米尺度以后，Si?CMOS器件的材料、物理特征的局限性逐步顯現了出來，限制了Si集成電路及其制造工藝的進一步發展；盡管微電子學在化合物半導體和其它新材料方面的研究及在某些領域的應用取得了很大進展，但遠不具備替代硅基工藝的條件；而且根據科學技術的發展規律，一種新的技術從誕生到成為主力技術一般需要二三十年的時間；所以，為了滿足傳統性能提高的需要，增強SiCMOS的性能被認為是微電子工業的發展方向。?

采用應變Si/SiGe技術是通過在傳統的體Si器件中引入應力來改善遷移率，提高器件性能；可使硅片生產的產品性能提高30%～60%，而工藝復雜度和成本卻只增加1%～3%；對現有的許多集成電路生產線而言，如果采用應變SiGe材料不但可以在基本不增加投資的情況下使生產出來的Si?CMOS集成電路芯片性能明顯改善，而且還可以大大延長花費巨額投資建成的集成電路生產線的?使用年限。?

隨著器件特征尺寸進入亞50納米階段，在對應變Si/SiGe?CMOS平面結構的研究過程中也遇到了諸多難題：短溝道效應、熱載流子效應等使得器件尺寸無法進一步縮小；柵氧化層厚度的減薄導致氧化層擊穿，遂穿電流使閾值電壓漂移；多晶硅耗盡效應和多晶硅的電阻對閾值電壓的影響也越來越大等，這些都使器件及電路性能無法繼續按照摩爾定律的發展規律發展下去，研究新結構的器件就變的尤為重要。?

發明內容

本發明提供了一種制備SOI?BJT、應變SiGe回型溝道BiCMOS集成器件及電路制備方法，實現了SiGe材料應用應力的各向異性提高電子和空穴遷移率，本發明制備出導電溝道為22～45nm的SOI?BJT、應變SiGe回型溝道BiCMOS集成器件及電路，提高了器件與集成電路的性能。?

本發明的目的在于提供一種SOI?BJT、應變SiGe回型溝道BiCMOS集成器件，NMOS器件為應變SiGe垂直溝道，PMOS器件為應變SiGe平面溝道，采用SOI普通Si雙極晶體管。?

進一步，所述的SOI?BJT、應變SiGe回型溝道BiCMOS集成器件，所述NMOS器件溝道區為應變SiGe材料，所述NMOS器件在溝道方向上為張應變，所述NMOS器件導電溝道為回型，且溝道方向與襯底表面垂直。?

進一步，所述的SOI?BJT、應變SiGe回型溝道BiCMOS集成器件，所述PMOS器件溝道區為應變SiGe材料，所述PMOS器件在溝道方向為壓應變。?

進一步，所述的SOI?BJT、應變SiGe回型溝道BiCMOS集成器件，在同一個SOI襯底上雙極器件采用體Si材料制備。?

本發明實施例的另一目的在于提供一種SOI?BJT、應變SiGe回型溝道BiCMOS集成器件的制備方法，該制備方法包括如下步驟：?

第一步、選取氧化層厚度為150～400nm，上層Si厚度為100～150nm，N?型摻雜濃度為1×10¹⁶～1×10¹⁷cm^-3的SOI襯底片；?

第二步、在SOI襯底上，外延生長一層摻雜濃度為1×10¹⁶～1×10¹⁷cm^-3的Si層，厚度為0.4～0.6μm，作為集電區；?

第三步、在襯底表面熱氧化一層厚度為200～300nm的SiO₂層，光刻隔離區域，利用干法刻蝕工藝，在深槽隔離區域刻蝕出深度為3～5μm的深槽；利用化學汽相淀積（CVD）的方法，在600～800℃，在深槽內填充SiO₂，用化學機械拋光（CMP）方法，去除表面多余的氧化層，形成深槽隔離；?