[發(fā)明專利]用于制造半導(dǎo)體封裝的方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210242485.6
• 申請(qǐng)日: 2012-07-12
• 公開(kāi)（公告）號(hào): CN102881605A
• 公開(kāi)（公告）日: 2013-01-16
• 發(fā)明（設(shè)計(jì)）人: 保羅·加尼澤爾;馬丁·斯坦丁
• 申請(qǐng)（專利權(quán)）人: 英飛凌科技股份有限公司
• 主分類號(hào): H01L21/60
• 分類號(hào): H01L21/60;H01L21/768
• 代理公司: 北京康信知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11240
• 代理人: 余剛;吳孟秋

技術(shù)領(lǐng)域

本發(fā)明的各種實(shí)施方式總的來(lái)說(shuō)涉及一種用于制造半導(dǎo)體封裝的方法。

背景技術(shù)

現(xiàn)今的半導(dǎo)體封裝需要用較低成本給出優(yōu)異性能。器件焊盤的再次分配允許封裝內(nèi)部有更小的芯片外殼，這顯著降低了制造成本。設(shè)計(jì)必須繼續(xù)推進(jìn)性能界限，并撬動(dòng)用于實(shí)現(xiàn)成本縮減的更有效的制造方法。

傳統(tǒng)的封裝生產(chǎn)已發(fā)展到封裝不再明顯阻礙器件性能的水平。然而，仍有降低生產(chǎn)成本和簡(jiǎn)化用于該封裝生產(chǎn)的處理的潛在空間，其應(yīng)包括再次分配以擴(kuò)大焊盤面積。

發(fā)明內(nèi)容

本發(fā)明的各種實(shí)施方式提供了一種用于制造半導(dǎo)體封裝的方法，該方法包括：提供襯底，該襯底具有相對(duì)的第一和第二表面，并在預(yù)定位置處具有從第一表面通過(guò)其至第二表面而形成的一個(gè)或多個(gè)通孔；提供至少一個(gè)第一芯片，該第一芯片具有第一和第二相對(duì)的表面，并在至少一個(gè)第一芯片的第一表面上具有一個(gè)或多個(gè)第一接觸端；放置至少一個(gè)第一芯片，使其第一表面在襯底的第一表面上，且在其間一個(gè)或多個(gè)通孔的外部涂覆有粘合劑（adhesive），使得一個(gè)或多個(gè)通孔與一個(gè)或多個(gè)第一接觸端對(duì)準(zhǔn)，由此形成具有對(duì)應(yīng)的相對(duì)的第一和第二表面的芯片組件（die?assembly）；為芯片組件的第一表面配置導(dǎo)電鍍層材料（plating?material）的第一鍍層，以電接觸一個(gè)或多個(gè)第一接觸端，其中，第一鍍層的鍍層材料延伸進(jìn)通孔中，以通過(guò)其電接觸一個(gè)或多個(gè)第一接觸端。

附圖說(shuō)明

附圖中，遍及不同的示圖，類似附圖標(biāo)記一般指代相似部件。附圖不一定按比例繪制，而是通常重點(diǎn)強(qiáng)調(diào)以說(shuō)明本發(fā)明的原理。在下文描述中，參照以下附圖來(lái)描述本發(fā)明的各種實(shí)施方式，其中：

圖1A至圖1FB示出了用于說(shuō)明根據(jù)各種實(shí)施方式來(lái)制造半導(dǎo)體封裝的方法的透視圖；

圖1G示出了沿著圖1FT的線G-G的截面；

圖2A至圖2J示出了用于說(shuō)明根據(jù)各種實(shí)施方式來(lái)制造半導(dǎo)體封裝的方法的透視圖；

圖3T和圖3B分別從頂部和從底部示出了使用根據(jù)各種實(shí)施方式的方法制造的半導(dǎo)體封裝的透視圖；

圖4和圖5分別示出了使用根據(jù)各種實(shí)施方式的方法制造的半導(dǎo)體封裝的透視圖；以及

圖6示出了用于說(shuō)明根據(jù)各種實(shí)施方式來(lái)制造半導(dǎo)體封裝的方法的示意性流程圖。

具體實(shí)施方式

以下詳細(xì)描述參照以可實(shí)踐本發(fā)明的說(shuō)明、具體細(xì)節(jié)和實(shí)施的方式示出的附圖。

本文使用詞語(yǔ)“示例性”來(lái)意指“用作實(shí)例、例子或說(shuō)明”。本文作為“示例性”來(lái)描述的任何實(shí)施方式或設(shè)計(jì)不一定要理解為較其它實(shí)施方式或設(shè)計(jì)是優(yōu)選的或有利的。

現(xiàn)將參照?qǐng)D1A至圖1G來(lái)描述根據(jù)各種實(shí)施方式的用于制造半導(dǎo)體封裝1（參見(jiàn)圖1FT、圖1FB和圖1G）的方法。

如圖1A所示，配置了面板形、平板形或薄膜形襯底或載體2，其包括第一表面3（這里，例如上表面）和與第一表面3相對(duì)的第二表面5（這里，例如下表面）。襯底2配置有從第一表面3通過(guò)襯底2延伸至第二表面5的多個(gè)通孔7’、7”、7’’’。在各種實(shí)施方式中，多個(gè)通孔7’、7”、7’’’可包括三個(gè)通孔7’、7”、7’’’，其分別與芯片9的芯片接觸端9’、9”、9’’’（在該實(shí)施方式中，第一、第二和第三接觸端9’、9”、9’’’分別提供例如MOSFET的源極、柵極和漏極接觸）相關(guān)聯(lián)以固定在襯底2上（例如，參見(jiàn)圖1FT和圖1G），下文將進(jìn)一步討論。需要注意，在各種實(shí)施方式中，例如，可配置任何其它數(shù)目的通孔，諸如四、五、六、七、八、九、十或甚至更多通孔。

此外，根據(jù)各種實(shí)施方式，在三個(gè)通孔7’、7”、7’’’中，第一通孔7’（與芯片9的源極接觸端9’相關(guān)聯(lián)）可包括多個(gè)子通孔8’，其限定了第一組子孔8’，它的外包絡(luò)限定了第一通孔7’的外周邊，第二通孔7”（與芯片9的柵極接觸端9”相關(guān)聯(lián)）可被形成為單個(gè)通孔（或者第二通孔7”也可被看作由第二組子通孔限定，該第二組僅包括一個(gè)子通孔），以及第三通孔7’’’（與芯片9的漏極接觸端9’’’相關(guān)聯(lián)）可包括多個(gè)子通孔8’’’，其限定了第三組子孔8’’’，它的外包絡(luò)限定了第三通孔7’’’的外周邊。