[發明專利]形成集成電路的方法

在審

• 申請號: 201210242444.7
• 申請日: 2012-07-12
• 公開（公告）號: CN103066005A
• 公開（公告）日: 2013-04-24
• 發明（設計）人: 解子顏;張銘慶;李俊鴻;林益安;陳德芳;陳昭成
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/74
• 分類號: H01L21/74;H01L21/02
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

1.形成集成電路的方法，所述方法包括：

提供第一材料層；

在所述第一材料層上形成第二材料層；

在所述第二材料層上形成具有多個第一部件的經圖案化的掩模層，所述多個第一部件具有第一間距P₁；

將所述經圖案化的掩模層用作掩模來圖案化所述第二材料層，從而在所述第二材料層中形成所述第一部件，并暴露出所述第一材料層的一部分頂面；

在圖案化所述第二材料層之后，修整所述經圖案化的掩模層，以形成經修整的圖案化掩模層；

將多種摻雜劑引入未被所述經修整的圖案化掩模層覆蓋的所述第二材料層內，從而形成具有第二間距P₂的摻雜區，其中，所述第二間距P₂小于所述第一間距P₁；

去除經修整的圖案化掩模層，以暴露出所述第二材料層中的未摻雜區；

選擇性地去除所述未摻雜區，以形成多個第二部件，所述多個第二部件對應于所述第二材料層中的相應摻雜區。

2.根據權利要求1所述的方法，其中，所述第二間距P₂基本上是所述第一間距P₁的一半。

3.根據權利要求1所述的方法，其中，選擇性去除步驟包括用蝕刻劑去除所述未摻雜區，其中所述蝕刻劑對所述未摻雜區的蝕刻去除速率高于對所述摻雜區的蝕刻去除速率。

4.根據權利要求1所述的方法，其中，引入所述多種摻雜劑的步驟包括將所述多種摻雜劑基本上垂直地注入到所述第二材料層內。

5.一種形成集成電路的方法，所述方法包括：

提供第一材料層；

在所述第一材料層上形成第二材料層；

在所述第二材料層上形成具有多個第一部件的經圖案化的掩模層，所述多個第一部件具有第一間距P₁，其中，每個第一部件與相鄰的第一部件具有第一間隔S₁；

將所述經圖案化的掩模層用作掩模來蝕刻所述第二材料層，以在所述第二材料層中形成所述第一部件，并暴露出所述第一材料層的一部分頂面；

將所述經圖案化的掩模層中的所述第一間隔S₁加寬至間隔S_T；

在加寬所述第一間隔S₁之后，將多種摻雜劑注入到未被所述經圖案化的掩模層覆蓋的所述第二材料層內；

去除所述經圖案化的掩模層以暴露出未摻雜的第二材料層；

選擇性地去除所述未摻雜的第二材料層，以在所述第二材料層中形成具有第二間距P₂的多個第二部件，其中，所述第二間距P₂基本上是所述第一間距P₁的一半。

6.根據權利要求5所述的方法，其中，所述第二材料層包括多晶硅層、單晶硅層或非晶硅層。

7.根據權利要求5所述的方法，其中，選擇性去除步驟包括用蝕刻劑去除所述未摻雜的第二材料層，其中所述蝕刻劑對所述未摻雜的第二材料層的蝕刻去除速率高于對所述摻雜的第二材料層的蝕刻去除速率。

8.根據權利要求5所述的方法，其中，引入所述多種摻雜劑的步驟包括將所述多種摻雜劑基本上垂直地注入到所述第二材料層內。

9.一種形成集成電路的方法，所述方法包括：

提供第一材料層；

在所述第一材料層上形成硅層；

在所述硅層上形成具有多個第一部件的經圖案化的掩模層，所述多個第一部件具有第一間距P₁；

將所述經圖案化的掩模層用作掩模來圖案化所述硅層，從而在所述硅層中形成所述第一部件，并暴露出所述第一材料層的一部分頂面；

在圖案化所述硅層之后，修整所述經圖案化的掩模層，以形成經修整的圖案化掩模層；

將多種摻雜劑基本上垂直地注入到未被所述經修整的圖案化掩模層覆蓋的所述硅層內；

去除所述經修整的圖案化掩模層，以暴露出未摻雜的硅層；

用蝕刻劑選擇性地去除所述未摻雜的硅層，以在所述硅層中形成多個具有第二間距P₂的第二部件，其中，所述第二間距P₂小于所述第一間距P₁。

10.根據權利要求9所述的方法，其中，選擇性去除步驟包括用蝕刻劑去除所述未摻雜的硅層，其中，所述蝕刻劑對所述未摻雜的硅層的蝕刻去除速率高于對作為掩模的所述摻雜的硅層的蝕刻去除速率。