[發明專利]用于靜電保護的高壓NLDMOS結構

有效

• 申請號: 201210240391.5
• 申請日: 2012-07-12
• 公開（公告）號: CN103545365A
• 公開（公告）日: 2014-01-29
• 發明（設計）人: 蘇慶;苗彬彬;王邦磷;鄧樟鵬
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/36
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 張驥

技術領域

本發明涉及一種半導體器件的靜電保護結構，具體涉及一種用于靜電保護的高壓NLDMOS結構。

背景技術

現有的用于靜電保護的高壓NLDMOS(N型橫向擴散金屬場效應管)結構如圖1所示，在靜電發生下，ESD(靜電釋放)正電荷從輸出入焊墊進入漏極后，會抬高N-擴散區的電位，發生雪崩擊穿；擊穿電流通過P阱中的P+擴散區引出，同時抬高P阱的電位，導致寄生三極管導通。該寄生三極管是由漏極的N-擴散區、源極的N+擴散區以及其溝道下的高壓P阱組成的橫向三極管。寄生三極管會開啟瀉流，但其泄流能力不如圖2所示的在漏極插入了P+擴散區的LDMOS結構。但是，圖2結構的開啟電流較低，對防閂鎖效應不利。

發明內容

本發明所要解決的技術問題是提供一種用于靜電保護的高壓NLDMOS結構，它可以解決高壓靜電保護和拴鎖的問題。

為解決上述技術問題，本發明用于靜電保護的高壓NLDMOS結構的技術解決方案為：

包括一N型LDMOS，形成于一硅襯底上方的N型埋層內；N型LDMOS排列成多指狀結構；位于兩個漏區之間的源區為共源區；所述漏區的有源區內由N型有源區與P型有源區沿長度方向相間排布；所述共源區內插入P型有源區，P型有源區嵌入在N型有源區內，P型有源區將源區內的N型有源區分別隔開；P型有源區與N型有源區沿長度方向相間排布；所有的漏極共連接ESD進入端，所有的源極共連接地，所有的柵極共連接信號端。

所述共源區內的P型有源區的寬度在0.3～100um之間。

所述漏區包括形成于N型埋層中的高壓N阱，高壓N阱內形成有N-注入區，N-注入區內形成有所述N型有源區，N型有源區內間隔排布有所述P型有源區；N型有源區沿寬度方向上能夠完全包圍住P型有源區。

所述共源區包括形成于N型埋層中的高壓P阱，高壓P阱內形成有所述N型有源區，N型有源區內間隔排布有所述P型有源區；P型有源區沿寬度方向上能夠完全包圍住N型有源區。

所述源區為N+有源區。

所述N型有源區為N+注入區；所述P型有源區為P+注入區。

所述N型LDMOS的最外側是漏區。

本發明可以達到的技術效果是：

本發明通過改變源區上靠近柵極的P+擴散區的寬度，能夠有效調整觸發電流和驟回電壓。

本發明用于高壓靜電保護，既可以有效地提高LDMOS的抗閂鎖能力，又能夠保證其靜電防護能力不受影響。

附圖說明

下面結合附圖和具體實施方式對本發明作進一步詳細的說明：

圖1是現有技術用于靜電保護的高壓NLDMOS結構的示意圖；

圖2是現有技術用于靜電保護的漏極插入P+擴散區的高壓NLDMOS結構的示意圖；

圖3是本發明用于靜電保護的高壓NLDMOS結構的示意圖；

圖4是圖3中的A-A剖面圖；

圖5是本發明的等效電路圖；

圖6是本發明在實際保護電路的應用示意圖。

具體實施方式

如圖3所示，本發明用于靜電保護的高壓NLDMOS結構，包括一N型LDMOS，形成于一硅襯底上方的N型埋層內；N型LDMOS排列成多指狀結構；位于兩個漏區之間的源區為共源區，源區為N+有源區；

最外側是LDMOS的漏區；

漏區的有源區內由N型有源區與P型有源區沿長度方向(即圖3中的L向)相間排布；

共源區內插入P型有源區，P型有源區嵌入在N型有源區內，P型有源區將源區內的N型有源區分別隔開；P型有源區與N型有源區沿長度方向相間排布，形成P+/N+/P+結構；

共源區內的P型有源區的寬度在0.3～100um之間；

N型有源區為N+注入區；P型有源區為P+注入區；

所有的漏極共連接ESD(靜電釋放)進入端，所有的源極共連接地，所有的柵極共連接信號端。

如圖4所示，處于最外側的漏區包括形成于N型埋層中的高壓N阱，高壓N阱內形成有N-注入區，N-注入區內形成有N型有源區，N型有源區內間隔排布有P型有源區(沿長度方向)；沿寬度方向(即圖3中的B向)上，N型有源區能夠完全包圍住P型有源區；

共源區包括形成于N型埋層中的高壓P阱，高壓P阱內形成有N型有源區，N型有源區內間隔排布有P型有源區(沿長度方向)；沿寬度方向上，P型有源區能夠完全包圍住N型有源區。