[發明專利]基于CORDIC算法的DDS信號雜散抑制方法及系統

無效

• 申請號: 201210240262.6
• 申請日: 2012-07-11
• 公開（公告）號: CN102789446A
• 公開（公告）日: 2012-11-21
• 發明（設計）人: 李東新;王亞平
• 申請（專利權）人: 河海大學
• 主分類號: G06F17/15
• 分類號: G06F17/15
• 代理公司: 南京蘇高專利商標事務所(普通合伙) 32204
• 代理人: 柏尚春

技術領域

本發明涉及一種基于CORDIC算法的DDS信號雜散抑制方法及系統，是一種電信號的產生及處理方法，屬于電子信息學科中的電路與信息處理技術領域。

背景技術

在數字信號處理領域，經常會碰到矢量旋轉、三角函數、指數函數等基本函數的運算問題。

相位/幅度轉換模塊是DDS系統的核心模塊之一，通常采用ROM查表法和計算法兩種實現方式。ROM查表法是指在ROM表中預先存儲完整的或者部分的信號值，把相位累加器輸出的相位序列作為獲取ROM查找表中信號值的地址，從而完成相位到幅度的轉換。計算法是指對相位累加器輸出的相位序列，直接進行數學計算得到對應的信號值，從而實現相位/幅度轉換。計算法有Taylor級數近似算法和CORDIC算法。Taylor級數近似算法是對信號函數在某一處進行Taylor級數展開，取其前三項分別賦予不同的權值，然后將它們存入三個不同的ROM中，最后由運算電路進行合成。Taylor級數近似算法可以得到64:1的壓縮比，Taylor級數近似算法已應用于QUALCOMM公司的Q2334芯片中。Taylor級數近似算法需要用到乘法器，因此，在硬件的復雜度和速度上受到一定的限制。

發明內容

發明目的：針對現有技術中存在的問題與不足，本發明提供一種基于CORDIC算法的DDS信號雜散抑制方法及系統。CORDIC算法是一種位遞歸算法，這使得它在速度上得到了很大的提高。CORDIC算法只要通過簡單的移位和加減法等迭代操作就可以完成以上運算，并且只要迭代的次數足夠大，得到結果的精度就可以足夠高。用CORDIC算法直接計算出信號的正、余弦信號來完成相位/幅度轉換，不需要對相位累加器輸出的相位序列進行截斷，改善了DDS系統由相位截斷和幅度量化帶來的雜散，也不需要耗費太多的ROM資源，只需要進行簡單的移位和加減法等迭代操作，因而在VLSI芯片上容易的實現。

技術方案：一種基于CORDIC算法的DDS信號雜散抑制方法，包括如下步驟：

步驟1，通過CORDIC算法計算出信號的正、余弦信號來完成DDS系統中相位/幅度轉換；不需要對相位累加器輸出的相位序列進行截斷。

步驟2，首先通過CORDIC變換把所有角度都變換到第一象限，然后根據輸出數據符號，判斷信號所在象限，再進行變換，從而達到覆蓋(-π，π)完整周期，并提高了CORDIC算法運算速度，降低邏輯單元的占有量。

一種基于CORDIC算法的DDS信號雜散抑制系統，包括控制電路、前處理單元、CORDIC運算器和后處理單元；對于16位的相位序列b₁₅b₁₄b₁₃…b₀，將相位序列b₁₅b₁₄b₁₃…b₀的兩個高位b₁₅b₁₄輸入到控制電路；所述控制電路分別輸出控制信號Inv1、控制信號Inv2和控制信號Inv3，控制電路將控制信號Inv3發送給前處理單元，前處理單元根據接收到的控制信號Inv3對相位序列b₁₅b₁₄b₁₃…b₀的低14位進行處理，并處理后的相位角輸入到CORDIC運算器中；所述控制電路輸出的控制信號Inv1和控制信號Inv2經延時后與CORDIC運算器計算后輸出的信號，在后處理單元中處理后輸出。

所述控制電路包括一個異或門，相位序列b₁₅b₁₄b₁₃…b₀的兩個高位b₁₅b₁₄經異或門處理后輸出控制信號Inv3，相位序列b₁₅b₁₄b₁₃…b₀的兩個高位b₁₅b₁₄經控制電路直接輸出控制信號Inv1和控制信號Inv2。