[發(fā)明專利]基于CORDIC算法的DDS信號(hào)雜散抑制方法及系統(tǒng)無(wú)效
| 申請(qǐng)?zhí)枺?/td> | 201210240262.6 | 申請(qǐng)日: | 2012-07-11 |
| 公開(kāi)(公告)號(hào): | CN102789446A | 公開(kāi)(公告)日: | 2012-11-21 |
| 發(fā)明(設(shè)計(jì))人: | 李東新;王亞平 | 申請(qǐng)(專利權(quán))人: | 河海大學(xué) |
| 主分類號(hào): | G06F17/15 | 分類號(hào): | G06F17/15 |
| 代理公司: | 南京蘇高專利商標(biāo)事務(wù)所(普通合伙) 32204 | 代理人: | 柏尚春 |
| 地址: | 211100 江蘇*** | 國(guó)省代碼: | 江蘇;32 |
| 權(quán)利要求書: | 查看更多 | 說(shuō)明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 基于 cordic 算法 dds 信號(hào) 抑制 方法 系統(tǒng) | ||
1.一種基于CORDIC算法的DDS信號(hào)雜散抑制方法,其特征在于,包括如下步驟:
步驟1,通過(guò)CORDIC算法計(jì)算出信號(hào)的正、余弦信號(hào)來(lái)完成DDS系統(tǒng)中相位/幅度轉(zhuǎn)換;
步驟2,首先通過(guò)CORDIC變換把所有角度都變換到第一象限,然后根據(jù)輸出數(shù)據(jù)符號(hào),判斷信號(hào)所在象限,再進(jìn)行變換,從而達(dá)到覆蓋(-π,π)完整周期。
2.一種實(shí)現(xiàn)如權(quán)利要求1所述的基于CORDIC算法的DDS信號(hào)雜散抑制方法的系統(tǒng),其特征在于:包括控制電路、前處理單元、CORDIC運(yùn)算器和后處理單元;對(duì)于16位的相位序列b15b14b13…b0,將相位序列b15b14b13…b0的兩個(gè)高位b15b14輸入到控制電路;所述控制電路分別輸出控制信號(hào)Inv1、控制信號(hào)Inv2和控制信號(hào)Inv3,控制電路將控制信號(hào)Inv3發(fā)送給前處理單元,前處理單元根據(jù)接收到的控制信號(hào)Inv3對(duì)相位序列b15b14b13…b0的低14位進(jìn)行處理,并處理后的相位角輸入到CORDIC運(yùn)算器中;所述控制電路輸出的控制信號(hào)Inv1和控制信號(hào)Inv2經(jīng)延時(shí)后與CORDIC運(yùn)算器計(jì)算后輸出的信號(hào),在后處理單元中處理后輸出。
3.如權(quán)利要求2所述的實(shí)現(xiàn)基于CORDIC算法的DDS信號(hào)雜散抑制方法的系統(tǒng),其特征在于:所述控制電路包括一個(gè)異或門,相位序列b15b14b13…b0的兩個(gè)高位b15b14經(jīng)異或門處理后輸出控制信號(hào)Inv3,相位序列b15b14b13…b0的兩個(gè)高位b15b14經(jīng)控制電路直接輸出控制信號(hào)Inv1和控制信號(hào)Inv2。
4.如權(quán)利要求2所述的實(shí)現(xiàn)基于CORDIC算法的DDS信號(hào)雜散抑制方法的系統(tǒng),其特征在于:所述前處理單元通過(guò)一個(gè)求補(bǔ)器和一個(gè)二選一的選擇器來(lái)實(shí)現(xiàn)角度轉(zhuǎn)換,即當(dāng)控制電路輸入前處理單元的控制信號(hào)Inv3為“0”時(shí),輸入相位序列b15b14b13…b0保持不變,當(dāng)Inv3為“1”時(shí),輸出相位序列b15b14b13…b0求補(bǔ),其中,求補(bǔ)器的輸出端與選擇器輸入端連接;選擇器的輸出端與CORDIC運(yùn)算器的輸入端連接。
5.如權(quán)利要求2所述的實(shí)現(xiàn)基于CORDIC算法的DDS信號(hào)雜散抑制方法的系統(tǒng),其特征在于:所述CORDIC運(yùn)算器由n級(jí)CORDIC運(yùn)算器模塊連接成,CORDIC運(yùn)算器通過(guò)移位、加減法的迭代計(jì)算三角函數(shù)值;其中n=14。
6.如權(quán)利要求2所述的實(shí)現(xiàn)基于CORDIC算法的DDS信號(hào)雜散抑制方法的系統(tǒng),其特征在于:所述后處理單元包括兩個(gè)求補(bǔ)器和兩個(gè)二選一的選擇器;所述CORDIC運(yùn)算器的輸出端分別接兩個(gè)求補(bǔ)器和兩個(gè)選擇器的輸入端;所述每個(gè)求補(bǔ)器對(duì)應(yīng)一個(gè)選擇器,求補(bǔ)器的輸出端接選擇器的輸入端。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于河海大學(xué),未經(jīng)河海大學(xué)許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210240262.6/1.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
G06F 電數(shù)字?jǐn)?shù)據(jù)處理
G06F17-00 特別適用于特定功能的數(shù)字計(jì)算設(shè)備或數(shù)據(jù)處理設(shè)備或數(shù)據(jù)處理方法
G06F17-10 .復(fù)雜數(shù)學(xué)運(yùn)算的
G06F17-20 .處理自然語(yǔ)言數(shù)據(jù)的
G06F17-30 .信息檢索;及其數(shù)據(jù)庫(kù)結(jié)構(gòu)
G06F17-40 .數(shù)據(jù)的獲取和記錄
G06F17-50 .計(jì)算機(jī)輔助設(shè)計(jì)
- 一種三角函數(shù)CORDIC迭代運(yùn)算協(xié)處理器及運(yùn)算處理方法
- 一種基于FPGA 的三角函數(shù)實(shí)現(xiàn)方法
- 一種線性功放模型的實(shí)現(xiàn)裝置及方法
- 基于CORDIC算法的DDS波形發(fā)生器
- 一種覆蓋全圓周角度的單精度浮點(diǎn)三角函數(shù)的實(shí)現(xiàn)方法
- 一種DSP中高效CORDIC指令實(shí)現(xiàn)方法
- 一種高穩(wěn)定性的CORDIC算法實(shí)現(xiàn)電路
- 可中斷的三角運(yùn)算
- 一種基于CORDIC算法的N次根計(jì)算裝置及方法
- 基于CORDIC算法的復(fù)對(duì)數(shù)實(shí)現(xiàn)方法、裝置、設(shè)備及計(jì)算機(jī)存儲(chǔ)介質(zhì)
- 產(chǎn)生移動(dòng)無(wú)線信號(hào)的方法和裝置
- 設(shè)備發(fā)現(xiàn)信號(hào)傳輸?shù)姆椒?、設(shè)備及基站
- 一種基于DDS的數(shù)據(jù)讀、寫方法及系統(tǒng)
- 一種實(shí)現(xiàn)DDS幅度調(diào)制輸出的方法及電路
- 一種DDS頻點(diǎn)去尾處理裝置和方法
- 一種基于DDS的高頻輸出信號(hào)電路
- 基于高速DDS的捷變頻率源
- 一種基于DDS和PLL結(jié)構(gòu)的超小步進(jìn)、低雜散寬帶頻率合成器
- 一種基于DDS和PLL結(jié)構(gòu)的超小步進(jìn)、低雜散寬帶頻率合成器
- 基于DPDK框架的DDS數(shù)據(jù)傳輸診斷方法及系統(tǒng)





