[發(fā)明專利]電壓緩沖裝置

有效

• 申請?zhí)枺?/td>: 201210239055.9
• 申請日: 2012-07-11
• 公開（公告）號: CN103543776A
• 公開（公告）日: 2014-01-29
• 發(fā)明（設(shè)計）人: 洪俊雄;蔣汝安
• 申請（專利權(quán)）人: 旺宏電子股份有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 宋焰琴

技術(shù)領(lǐng)域

本發(fā)明是關(guān)于一種適用于低電壓帶隙電路的電壓緩沖裝置，尤其，本發(fā)明是關(guān)于一種使用晶體管互補切換，提供芯片不受溫度與環(huán)境變化影響的穩(wěn)定電壓源，以提升帶隙系統(tǒng)的信號處理質(zhì)量。

背景技術(shù)

已知的低電壓帶隙緩沖(low?voltage?bandgap?buffer)裝置為帶隙系統(tǒng)不可或缺的一環(huán)，從實務(wù)上來考慮，此裝置能將帶隙電路所產(chǎn)生的電壓差異作補償，而使得在運作電壓越來越低的晶體管電路中，此不利影響因素不會阻礙電路系統(tǒng)中結(jié)構(gòu)設(shè)計的進步性。但在低電壓操作環(huán)境下，如何設(shè)計此電壓緩沖裝置就顯得越加困難，尤其是當?shù)烷撝惦妷?low?threshold?Vt)的元件不容易取得，吾人無法在電路設(shè)計上克服元件特性的限制。另一方面，由于提供一不隨溫度、其它電壓與環(huán)境變動的穩(wěn)定電壓源給包含芯片的電路，能符合現(xiàn)行所采用的現(xiàn)場可編程輯門陣列(field-programmable?gate?arrays)與特殊應(yīng)用集成電路(application-specific?integrated?circuit)等電路設(shè)計軟件對晶體管硬件架構(gòu)的電性要求，故在晶體管尺寸朝向越來越小的方向持續(xù)進展，此電壓緩沖裝置所具有能穩(wěn)定電壓源以及提供高階電路應(yīng)用的功能，益顯得有進一步作改進以提升其在系統(tǒng)中關(guān)鍵地位的的必要性。

請參閱圖1，在傳統(tǒng)的電壓緩沖裝置中(其包含供電電壓源105與接地點106)，輸入信號101通過運算放大器10的第一級放大與連接該運算放大器10的輸出端103的一晶體管11的第二級放大，而提供穩(wěn)定一輸出電壓104給下一級電路使用，其中通過可變電阻12改變的反饋電壓102的調(diào)變，以將輸入信號101的可變動性的因素補償回來，但由于該反饋電壓102電平在低電壓的條件下無法使用場效應(yīng)晶體管來傳遞，此架構(gòu)的反饋路徑并不能有效進行補償作用。另外，該可變電阻12阻值的改變方式為在反饋節(jié)點的上端與下端同時改變，例如調(diào)節(jié)開關(guān)13位于一第一位置131時，該反饋電壓102較高，而調(diào)節(jié)開關(guān)13位于一第二位置132時，該反饋電壓102較低，但此方式也無法滿足電路結(jié)構(gòu)在進行調(diào)整電壓時，吾人希求元件值變動的范圍越小越好，以利于進行電路分析與控制的需求。故實有必要，對此電壓緩沖裝置作結(jié)構(gòu)上的改進，以符合在目前所普遍采用的帶隙系統(tǒng)的電壓緩沖裝置須同時具有電性元件匹配與操作簡單穩(wěn)定的雙重要求。

職是之故，申請人鑒于已知技術(shù)中所產(chǎn)生的缺失，經(jīng)過悉心推論與研究，構(gòu)思出本案「電壓緩沖裝置」，能夠克服上述的缺點。

發(fā)明內(nèi)容

鑒于已知技術(shù)中的缺陷，因此本發(fā)明提出一種電壓緩沖裝置，經(jīng)由結(jié)合場效應(yīng)晶體管信號處理技術(shù)與運算器放大級回饋技術(shù)，使電壓緩沖在帶隙系統(tǒng)中的傳遞更有效率，該系統(tǒng)架構(gòu)不僅具有完整的穩(wěn)定電壓傳輸效益，能支持任何低于帶隙電壓的穩(wěn)壓處理，也能讓運算放大器經(jīng)由回饋鏈接進行輸入信號的有效補償，以對帶隙核心架構(gòu)提供穩(wěn)定信號。

依據(jù)本發(fā)明的第一構(gòu)想，提出一種電壓緩沖裝置，用于對一芯片提供一帶隙緩沖電壓，其包含：一運算放大器，具有一輸出端，以及接收一輸入電壓的一輸入端；一共享源極晶體管，具有連接于該輸出端的一柵極端與對該芯片提供該帶隙緩沖電壓的一漏極端；以及一開關(guān)元件陣列，其包含具有多個第一型晶體管的一第一型晶體管子陣列與具有多個第二型晶體管的一第二型晶體管子陣列，其中該第一型晶體管子陣列的一共享源極端被耦接于該共享源極晶體管的一漏極端，該第一型晶體管子陣列的一漏極端被耦接于該第二型晶體管子陣列的一漏極端，該第二型晶體管子陣列的多個源極端則接地，該第一型晶體管子陣列的多個柵極端以及該第二型晶體管子陣列的多個柵極端分別用于接收多個外部控制信號。

較佳地，該電壓緩沖裝置，其中該第一型晶體管子陣列為一P型開關(guān)元件，而該第二型晶體管子陣列為一N型開關(guān)元件。

依據(jù)本發(fā)明的第二構(gòu)想，提出一種電壓緩沖裝置，用于對一芯片提供一帶隙緩沖電壓，其包含：一電壓調(diào)節(jié)模塊，接收一輸入電壓及一回饋信號，并根據(jù)該回饋信號調(diào)整該輸入電壓而產(chǎn)生該帶隙緩沖電壓；以及一開關(guān)元件陣列，耦接于該電壓調(diào)節(jié)模塊，并包含多個互補開關(guān)元件組，使一外部控制信號根據(jù)該輸入電壓所屬的電平范圍并經(jīng)由每一互補開關(guān)元件組所具有的一共享控制端，致能該多個互補開關(guān)元件組其中之一，以經(jīng)由所致能的該互補開關(guān)元件組產(chǎn)生該回饋信號。