[發(fā)明專利]一種適用于通信設備背板開銷處理的時鐘選擇電路

有效

• 申請?zhí)枺?/td>: 201210239046.X
• 申請日: 2012-07-11
• 公開（公告）號: CN102751982A
• 公開（公告）日: 2012-10-24
• 發(fā)明（設計）人: 楊虎林;陳飛月
• 申請（專利權）人: 烽火通信科技股份有限公司
• 主分類號: H03L7/07
• 分類號: H03L7/07
• 代理公司: 北京捷誠信通專利事務所(普通合伙) 11221
• 代理人: 魏殿紳;龐炳良

技術領域

本發(fā)明涉及背板開銷時鐘的選擇電路，具體說是一種適用于通信設備背板開銷處理的時鐘選擇電路。即：適用于通信設備中背板開銷時鐘的選擇電路，尤指利用單板上的現(xiàn)場可編程器件（FPGA）實現(xiàn)的，具備鎖相環(huán)失鎖時自動快速復位的雙鎖相環(huán)結構的背板開銷處理的時鐘選擇電路。

背景技術

為了保障通信設備的性能，對于某些特別重要的單元，比如交叉板、時鐘板、主控板等通常采用1+1的熱備份，即當主用單板出現(xiàn)故障時，能自動的切換到備用單板工作，以保證通信設備不中斷而正常運行。通信設備的交叉板、主控板與線路板之間通過背板開銷總線進行板間信息傳遞，這些單板的開銷時鐘來源于主/備時鐘板，設備正常工作時，需要根據(jù)時鐘板的主備用狀態(tài)進行切換，選擇主用時鐘發(fā)送和接收開銷。

為了開發(fā)出性能穩(wěn)定的通信設備，在設備開發(fā)階段一般都制定有背板開銷總線規(guī)范，設備上各單板（包括但不限于交叉板、時鐘板、主控板等）的開銷信號輸出時序都遵循此規(guī)范，這樣也有利于各單板的后續(xù)維護工作，避免沒有滿足背板規(guī)范而導致的更改其中一塊單板，與之相關的另一塊單板也需要更改的問題。

為了保證輸出開銷信號的時序遵循背板開銷總線規(guī)范和正確的采樣輸入開銷信號，有時需要調(diào)整開銷時鐘的相位。特殊的相位調(diào)整，比如調(diào)180度可以通過反相器實現(xiàn)，相位向后延遲較小的度數(shù)，可以通過在時鐘路徑上添加延遲單元來實現(xiàn)。通過反相器只能調(diào)整180度的相位，通過添加延遲單元可以起到調(diào)相的目的，但不易精確控制，所以這兩種方法的應用場合有限。采用鎖相環(huán)來調(diào)整相位是最方便的一種方式，但在主備時鐘源切換時，鎖相環(huán)很容易失鎖，必須復位才能正常工作，通常由單板軟件進行復位。

發(fā)明內(nèi)容

針對現(xiàn)有技術中存在的缺陷，本發(fā)明的目的在于提供一種適用于通信設備背板開銷處理的時鐘選擇電路，解決了當需要調(diào)整背板開銷時鐘的相位時，使用的鎖相環(huán)電路在主備時鐘源切換時容易失鎖的問題，具備鎖相環(huán)失鎖時自動快速復位的功能，降低對單板軟件的資源需求，并能最大程度減少鎖相環(huán)失鎖次數(shù)，提高系統(tǒng)的穩(wěn)定性。

為達到以上目的，本發(fā)明采取的技術方案是：

一種適用于通信設備背板開銷處理的時鐘選擇電路，其特征在于：該電路為利用單板上的現(xiàn)場可編程器件FPGA實現(xiàn)的，具備鎖相環(huán)失鎖時自動快速復位的雙鎖相環(huán)結構的背板開銷處理的時鐘選擇電路。

在上述技術方案的基礎上，該時鐘選擇電路包括：

第一、第二時鐘丟失檢測單元、第一、第二自動復位信號產(chǎn)生單元、第一、第二鎖相環(huán)復位信號產(chǎn)生單元、第一、第二鎖相環(huán)PLL單元和一個時鐘選擇單元MUX，

時鐘選擇單元調(diào)用現(xiàn)場可編程門陣列FPGA廠商提供邏輯原語，

鎖相環(huán)單元直接調(diào)用現(xiàn)場可編程門陣列FPGA廠商提供的IP核，

時鐘丟失檢測單元、自動復位信號產(chǎn)生單元和鎖相環(huán)復位信號產(chǎn)生單元采用硬件描述語言進行設計，然后利用FPGA設計工具進行綜合，生成能下載到FPGA芯片的BIT文件，

主用時鐘板產(chǎn)生主用時鐘SCLKA，備用時鐘板產(chǎn)生備用時鐘SCLKB，

兩個鎖相環(huán)單元分別用于調(diào)整主用時鐘SCLKA和備用時鐘SCLKB的時鐘相位，并輸出調(diào)整相位后的主用時鐘SCLKA_PLL_A和調(diào)整相位后的備用時鐘SCLKA_PLL_B，

時鐘選擇單元接收兩個鎖相環(huán)單元輸出的時鐘并在進行選擇后輸出選擇后的時鐘SCLK，時鐘選擇單元的選擇信號SEL_AB由主用時鐘板和備用時鐘板的工作狀態(tài)確定。

在上述技術方案的基礎上，第一、第二鎖相環(huán)復位信號產(chǎn)生單元分別產(chǎn)生第一鎖相環(huán)復位信號RST_PLL_A和第二鎖相環(huán)復位信號RST_PLL_B，

第一鎖相環(huán)單元根據(jù)第一鎖相環(huán)復位信號RST_PLL_A執(zhí)行復位操作，

第二鎖相環(huán)單元根據(jù)第二鎖相環(huán)復位信號RST_PLL_B執(zhí)行復位操作。

在上述技術方案的基礎上，第一鎖相環(huán)復位信號產(chǎn)生單元綜合CPU?直接復位信號RST_CPU、第一鎖相環(huán)失鎖自動復位信號RST_UNLOCKED_A和主用時鐘丟失告警信號LOS_CLK_A并進行或運算后，形成第一鎖相環(huán)復位信號RST_PLL_A，

第二鎖相環(huán)復位信號產(chǎn)生單元綜合CPU?直接復位信號RST_CPU、第二鎖相環(huán)失鎖自動復位信號RST_UNLOCKED_B和備用時鐘丟失告警信號LOS_CLK_B并進行或運算后，形成第二鎖相環(huán)復位信號RST_PLL_B。