[發明專利]一種適用于通信設備背板開銷處理的時鐘選擇電路

有效

• 申請號: 201210239046.X
• 申請日: 2012-07-11
• 公開（公告）號: CN102751982A
• 公開（公告）日: 2012-10-24
• 發明（設計）人: 楊虎林;陳飛月
• 申請（專利權）人: 烽火通信科技股份有限公司
• 主分類號: H03L7/07
• 分類號: H03L7/07
• 代理公司: 北京捷誠信通專利事務所(普通合伙) 11221
• 代理人: 魏殿紳;龐炳良

1.一種適用于通信設備背板開銷處理的時鐘選擇電路，其特征在于：該電路為利用單板上的現場可編程器件FPGA實現的，具備鎖相環失鎖時自動快速復位的雙鎖相環結構的背板開銷處理的時鐘選擇電路。

2.如權利要求1所述的適用于通信設備背板開銷處理的時鐘選擇電路，其特征在于，該時鐘選擇電路包括：

第一、第二時鐘丟失檢測單元、第一、第二自動復位信號產生單元、第一、第二鎖相環復位信號產生單元、第一、第二鎖相環PLL單元和一個時鐘選擇單元MUX，

時鐘選擇單元調用現場可編程門陣列FPGA廠商提供邏輯原語，

鎖相環單元直接調用現場可編程門陣列FPGA廠商提供的IP核，

時鐘丟失檢測單元、自動復位信號產生單元和鎖相環復位信號產生單元采用硬件描述語言進行設計，然后利用FPGA設計工具進行綜合，生成能下載到FPGA芯片的BIT文件，

主用時鐘板產生主用時鐘SCLKA，備用時鐘板產生備用時鐘SCLKB，

兩個鎖相環單元分別用于調整主用時鐘SCLKA和備用時鐘SCLKB的時鐘相位，并輸出調整相位后的主用時鐘SCLKA_PLL_A和調整相位后的備用時鐘SCLKA_PLL_B，

時鐘選擇單元接收兩個鎖相環單元輸出的時鐘并在進行選擇后輸出選擇后的時鐘SCLK，時鐘選擇單元的選擇信號SEL_AB由主用時鐘板和備用時鐘板的工作狀態確定。

3.如權利要求2所述的適用于通信設備背板開銷處理的時鐘選擇電路，其特征在于：第一、第二鎖相環復位信號產生單元分別產生第一鎖相環復位信號RST_PLL_A和第二鎖相環復位信號RST_PLL_B，

第一鎖相環單元根據第一鎖相環復位信號RST_PLL_A執行復位操作，

第二鎖相環單元根據第二鎖相環復位信號RST_PLL_B執行復位操作。

4.如權利要求3所述的適用于通信設備背板開銷處理的時鐘選擇電路，其特征在于：第一鎖相環復位信號產生單元綜合CPU?直接復位信號RST_CPU、第一鎖相環失鎖自動復位信號RST_UNLOCKED_A和主用時鐘丟失告警信號LOS_CLK_A并進行或運算后，形成第一鎖相環復位信號RST_PLL_A，

第二鎖相環復位信號產生單元綜合CPU?直接復位信號RST_CPU、第二鎖相環失鎖自動復位信號RST_UNLOCKED_B和備用時鐘丟失告警信號LOS_CLK_B并進行或運算后，形成第二鎖相環復位信號RST_PLL_B。

5.如權利要求4所述的適用于通信設備背板開銷處理的時鐘選擇電路，其特征在于：所述主用時鐘丟失告警信號LOS_CLK_A和備用時鐘丟失告警信號LOS_CLK_B跟鎖相環單元有效復位信號電平一致。

6.如權利要求4所述的適用于通信設備背板開銷處理的時鐘選擇電路，其特征在于：主用時鐘SCLKA和備用時鐘SCLKB分別送入第一、第二時鐘丟失檢測單元，

第一、第二時鐘丟失檢測單元利用單板CPU時鐘CLK_CPU檢測來自背板的主用時鐘SCLKA和備用時鐘SCLKB是否丟失，

如果主用時鐘信號丟失則第一時鐘丟失檢測單元輸出主用時鐘丟失告警信號LOS_CLK_A，并傳輸給第一鎖相環復位信號產生單元，

如果備用時鐘信號丟失則第二時鐘丟失檢測單元輸出備用時鐘丟失告警信號LOS_CLK_B，并傳輸給第二鎖相環復位信號產生單元。

7.如權利要求6所述的適用于通信設備背板開銷處理的時鐘選擇電路，其特征在于：第一鎖相環單元在失鎖時，向第一自動復位信號產生單元輸出高電平的第一鎖相環鎖定狀態指示信號LOCKED_A，

第二鎖相環單元在失鎖時，向第二自動復位信號產生單元輸出高電平的第二鎖相環鎖定狀態指示信號LOCKED_B，

第一自動復位信號產生單元綜合單板CPU時鐘CLK_CPU和第一鎖相環鎖定狀態指示信號LOCKED_A后，形成第一鎖相環失鎖自動復位信號RST_UNLOCKED_A，

第二自動復位信號產生單元綜合單板CPU時鐘CLK_CPU和第二鎖相環鎖定狀態指示信號LOCKED_B后，形成第二鎖相環失鎖自動復位信號RST_UNLOCKED_B。