[發明專利]浮柵晶體管的制造方法

有效

• 申請號: 201210238206.9
• 申請日: 2012-07-10
• 公開（公告）號: CN103545203A
• 公開（公告）日: 2014-01-29
• 發明（設計）人: 何其旸
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體技術領域，尤其涉及一種浮柵晶體管的制造方法。

背景技術

與傳統的多晶硅浮柵結構相比，半導體硅量子點的浮柵結構及工作機理允許晶體管的等效氧化物厚度大幅減小，集成度提高，功耗降低。

現有技術制造浮柵晶體管的方法包括：

參考圖1所示，提供襯底10，在襯底10上形成二氧化硅材質的柵氧化層20，在柵氧化層20上形成納米硅量子點晶粒陣列30(即納米晶)，且在柵氧化層20上形成覆蓋納米硅量子點晶粒陣列30的氮化硅材質的介質層40，并在介質層40上形成多晶硅材質的控制柵層50。所述柵氧化層20的厚度很薄，如：2nm。

結合參考圖2所示，在控制柵層50上形成圖形化的掩模層60，以所述掩模層60為掩模，依次刻蝕所述控制柵層50、介質層40和納米硅量子點晶粒陣列30。

結合參考圖3所示，繼續以所述掩模層60為掩模，刻蝕柵氧化層20至露出襯底10，并去除所述硬掩模層60，從而形成由柵氧化層20、納米硅量子點晶粒陣列30、介質層40和控制柵層50組成的柵極結構。其中，所述納米硅量子點晶粒陣列30作為浮柵(Floating?Gate)，所述控制柵層50作為控制柵(Control?Gate)。

但是在上述工藝中，刻蝕所述介質層40和納米硅量子點晶粒陣列30的過程面臨巨大挑戰。具體地，在刻蝕控制柵層50之后，再次參考圖2所示，需要先去除部分介質層40并去除部分納米硅量子點晶粒陣列30(即打開納米硅量子點晶粒陣列30)，此時要求介質層40和納米硅量子點晶粒陣列30的刻蝕選擇比比較小；然后刻蝕去除剩余的所述納米硅量子點晶粒陣列30，再刻蝕去除剩余的所述介質層40，此時要求介質層40和納米硅量子點晶粒陣列30的刻蝕選擇比比較大。由于介質層40和納米硅量子點晶粒陣列30的材質不同，既要刻蝕納米硅量子點晶粒陣列30又要刻蝕介質層40，且使刻蝕正好停止在厚度較薄的柵介質層20上非常困難，最終導致工藝比較難于控制，影響了器件的性能。

因此，如何采用簡單工藝制造包括納米硅量子點晶粒陣列的浮柵晶體管就成為本領域技術人員亟待解決的問題之一。

發明內容

本發明解決的問題是提供一種浮柵晶體管的制造方法，工藝簡單，易于控制。

為解決上述問題，本發明提供了一種浮柵晶體管的制造方法，包括：

提供襯底；

在所述襯底上依次形成柵氧化層和犧牲層；

對所述犧牲層進行圖形化處理，去除與柵極區域對應的犧牲層；

在剩余的犧牲層和柵氧化層上形成納米硅量子點晶粒陣列；

在所述納米硅量子點晶粒陣列、犧牲層和柵氧化層上形成介質層；

去除所述犧牲層上的介質層，且去除柵氧化層上對應的部分介質層；

在所述納米硅量子點晶粒陣列上、所述犧牲層上和所述介質層上形成控制柵層；

進行平坦化處理，去除犧牲層上的納米硅量子點晶粒陣列，且使控制柵層的上表面和犧牲層的上表面齊平；

去除剩余的犧牲層。

與現有技術相比，本發明技術方案具有以下優點：

1)在柵氧化層上形成犧牲層，并在去除與柵極區域對應的犧牲層后，在剩余的犧牲層和柵氧化層上形成納米硅量子點晶粒陣列，從而僅在柵極區域對應的柵氧化層上形成納米硅量子點晶粒陣列，而犧牲層上的納米硅量子點晶粒陣列在后續去除部分控制柵層的過程中被去除，最終可以省略需要停止在柵氧化層上的介質層和納米硅量子點晶粒陣列的刻蝕步驟，工藝簡單，易于控制。

2)可選方案中，所述犧牲層的材質為無定形碳，從而可以采用灰化方法去除所述犧牲層，操作簡單，對其它結構的影響小。

附圖說明

圖1至圖3是現有技術中制造浮柵晶體管的示意圖；

圖4是本發明實施方式中浮柵晶體管的制造方法的流程示意圖；

圖5至圖12是本發明實施例中浮柵晶體管的制造方法的示意圖。

具體實施方式

為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式做詳細的說明。

在下面的描述中闡述了很多具體細節以便于充分理解本發明，但是本發明還可以采用其他不同于在此描述的其它方式來實施，因此本發明不受下面公開的具體實施例的限制。

正如背景技術部分所述，現有技術中在制造浮柵晶體管的過程中，以柵氧化層作為刻蝕停止層刻蝕介質層和納米硅量子點晶粒陣列的工藝比較復雜，過程比較難控制，最終影響器件的性能。