[發(fā)明專利]半導(dǎo)體器件及制造該半導(dǎo)體器件的方法

無效

• 申請(qǐng)?zhí)枺?/td>: 201210237416.6
• 申請(qǐng)日: 2012-07-09
• 公開（公告）號(hào): CN102867795A
• 公開（公告）日: 2013-01-09
• 發(fā)明（設(shè)計(jì)）人: 押田大介
• 申請(qǐng)（專利權(quán)）人: 瑞薩電子株式會(huì)社
• 主分類號(hào): H01L23/48
• 分類號(hào): H01L23/48;H01L21/768
• 代理公司: 中原信達(dá)知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11219
• 代理人: 李蘭;孫志湧

相關(guān)申請(qǐng)的交叉引用

將2011年7月7日提交的日本專利申請(qǐng)No.2011-150612的公開，包括說明書、附圖和摘要，全部通過參考結(jié)合在本文中。

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體器件及制造該半導(dǎo)體器件的方法。

背景技術(shù)

隨著半導(dǎo)體器件集成度的增加，已提出了各種多層互連結(jié)構(gòu)。

日本未審查專利公開No.2010-045371描述了下面的貫通硅通路（Through?Silicon?Via：TSV）結(jié)構(gòu)。TSV結(jié)構(gòu)中的導(dǎo)電通路從襯底的上表面延伸到下表面并穿透襯底。此外，在導(dǎo)電通路的底部形成包括Ni和Co中至少一種的導(dǎo)電保護(hù)膜。此外，隔離聚合物絕緣膜形成至襯底的下表面同時(shí)與導(dǎo)電保護(hù)膜接觸。描述了可以提出一種能夠抑制半導(dǎo)體襯底應(yīng)變的TSV結(jié)構(gòu)。

此外，日本未審查專利公開No.2010-080897描述了下面的半導(dǎo)體器件。第一半導(dǎo)體芯片和第二半導(dǎo)體芯片彼此接合。電極焊墊形成在第一半導(dǎo)體芯片的表面部分。貫通通路（through?via）形成在第二半導(dǎo)體芯片中。印刻部分（engraved?portion）形成在電極焊墊中且貫通通路的底部掩埋在印刻部分中。描述了可以增加貫通通路和電極焊墊之間的接合強(qiáng)度，由此增加了具有三維互連結(jié)構(gòu)的半導(dǎo)體器件的機(jī)械強(qiáng)度。

此外，日本未審查專利公開No.2009-302453（專利文獻(xiàn)3）描述了下面的半導(dǎo)體器件。凹部形成至半導(dǎo)體芯片的背面。作為貫通硅通路一部分的背面互連焊墊和背面互連形成在凹部的內(nèi)部。描述了可以確保芯片背面的平坦性以抑制在處理芯片時(shí)降低吸收力。

此外，日本未審查專利公開No.2009-277927描述了下面的電路襯底。電路圖案設(shè)置到襯底的一個(gè)表面。貫通硅通路填充到形成在襯底中的貫通孔（through?hole）的內(nèi)部，且在一端處被接合到電路圖案。電路圖案和貫通硅通路具有分別包含貴金屬成分的區(qū)域且通過這些區(qū)域彼此接合。描述了這可以抑制在電路圖案的表面上產(chǎn)生氧化物膜和在貫通孔中產(chǎn)生空隙。日本未審查專利公開No.2009-277927在圖1中描述了，貫通通路具有1或更大的深度-底部深寬比。

此外，日本未審查專利公開No.2009-010312描述了下面的堆疊封裝。設(shè)置第一和第二半導(dǎo)體芯片使得接合焊墊形成表面彼此相對(duì)。多個(gè)TSV形成在第一和第二半導(dǎo)體芯片中。多個(gè)互連形成在第一和第二半導(dǎo)體芯片的接合焊墊形成表面上以便連接TSV和接合焊墊。描述了可以抑制在制造過程中產(chǎn)生的晶片和半導(dǎo)體芯片的應(yīng)變和破裂。

此外，日本未審查專利公開No.2009-004722描述了一種制造半導(dǎo)體封裝的方法，包括：去除半導(dǎo)體芯片的下表面使得貫通硅通路的底部從半導(dǎo)體芯片突出的步驟。描述了可以簡(jiǎn)化堆疊型半導(dǎo)體封裝的制造步驟，由此降低了制造成本。

此外，日本未審查專利公開No.平08（1996）-255797描述了一種制造半導(dǎo)體襯底的方法，如下所述。首先，在第一硅襯底的一個(gè)主表面中形成溝槽。然后，在溝槽的內(nèi)部形成金屬層。然后，通過熱處理使金屬層的至少一部分硅化。然后，使一個(gè)主表面平坦化。然后，使第一硅襯底的這一個(gè)主表面和第二硅襯底接合。描述了一種可以以低成本提供在襯底中具有低電阻的硅化物掩埋層和較少缺陷的半導(dǎo)體器件。

發(fā)明內(nèi)容

在上面描述的日本未審查專利公開No.2010-045371至日本未審查專利公開No.平08（1996）-255797中，沒有對(duì)形成通路孔（via?hole）和互連溝槽以及然后通過鍍覆法同時(shí)在通路孔和互連溝槽中掩埋金屬的方法進(jìn)行研究。

在形成通路孔和互連溝槽之后掩埋金屬的步驟中，本發(fā)明人已經(jīng)發(fā)現(xiàn)，通過鍍覆法同時(shí)在通路孔和互連溝槽中掩埋金屬時(shí)會(huì)產(chǎn)生以下問題。雖然通路孔具有高的深寬比，但互連溝槽淺且具有低的深寬比。因此，當(dāng)通過鍍覆法同時(shí)掩埋金屬時(shí)，在互連溝槽中掩埋金屬早于在通路孔中掩埋金屬，且互連溝槽上的金屬以升高的形狀填充。如上所述，由于其中掩埋了金屬的襯底的表面缺乏平坦性，所以已經(jīng)發(fā)現(xiàn)了在CMP（化學(xué)機(jī)械拋光）步驟中不可能均勻拋光的問題。

第一方面，本發(fā)明提供了一種半導(dǎo)體器件，包括：第一襯底；第一通路，其從第一襯底的第一表面穿透第一襯底；和第一互連，其掩埋在第一襯底的第一表面中且與至少一個(gè)第一通路的一端連接，其中第一通路具有傾斜部分，在該傾斜部分中在第一通路的側(cè)面和第一通路的底部之間形成的角度大于在第一互連的側(cè)面和第一互連的底部之間形成的角度。