[發(fā)明專利]具有階梯式多重不連續(xù)場板的LDMOS器件及制造方法

有效

• 申請?zhí)枺?/td>: 201210237362.3
• 申請日: 2012-07-10
• 公開（公告）號: CN102790086A
• 公開（公告）日: 2012-11-21
• 發(fā)明（設(shè)計(jì)）人: 馬強(qiáng)
• 申請（專利權(quán)）人: 蘇州遠(yuǎn)創(chuàng)達(dá)科技有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/40;H01L21/336
• 代理公司: 蘇州創(chuàng)元專利商標(biāo)事務(wù)所有限公司 32103
• 代理人: 范晴

技術(shù)領(lǐng)域

本發(fā)明涉及一種具有階梯式多重不連續(xù)場板的LDMOS器件及其對應(yīng)加工方法。?

背景技術(shù)

在功率LDMOS器件中，要求在滿足源漏擊穿電壓BVdss的前提下，盡可能低降低器件的源漏導(dǎo)通電阻Rds，現(xiàn)有技術(shù)以降低器件的功率消耗來提高器件的工作效率。但是源漏擊穿電壓和導(dǎo)通電阻的優(yōu)化要求卻是相互矛盾的，在射頻LDMOS功率器件中，常采用場板技術(shù)來緩和這一矛盾。但是常用的單一場板技術(shù)有著較大的局限性，因?yàn)閳霭宓乃讲糠峙c半導(dǎo)體表面間的距離恒定，如圖1所示，但是理想的場板要求場板與器件表面的距離不應(yīng)是單一的。?

發(fā)明內(nèi)容

本發(fā)明目的在于提供一種具有階梯式多重不連續(xù)場板的LDMOS器件及制造方法，其很好地緩解了源漏擊穿電壓與導(dǎo)通電阻的優(yōu)化要求之間的矛盾，改善LDMOS器件的性能。?

為了解決現(xiàn)有技術(shù)中的這些問題，本發(fā)明提供的技術(shù)方案是：?

一種具有階梯式多重不連續(xù)場板的LDMOS器件，包括半導(dǎo)體本體，半導(dǎo)體本體包括最下層的半導(dǎo)體襯底區(qū)、設(shè)于半導(dǎo)體襯底區(qū)上的半導(dǎo)體外延層以及最上層的半導(dǎo)體介質(zhì)層，半導(dǎo)體外延層與半導(dǎo)體介質(zhì)層之間形成有溝道區(qū)、漏漂移區(qū)，半導(dǎo)體介質(zhì)層內(nèi)設(shè)有沿溝道區(qū)延伸的柵以及從柵朝向漏漂移區(qū)的水平方向上依次設(shè)置的至少兩個場板，與柵相鄰的第一場板在漏漂移區(qū)上具有水平延伸，其余與柵不相鄰的場板均為水平條狀，場板之間均無覆蓋，與第一場板相鄰的第二場板與漏漂移區(qū)間的距離大于第一場板水平延伸部分與漏漂移區(qū)間的距離，其余水平條狀場板與漏漂移區(qū)間的距離逐次遞增。

對于上述技術(shù)方案，發(fā)明人具有進(jìn)一步的優(yōu)化措施。?

進(jìn)一步，在位于柵的上方于半導(dǎo)體本體表面沉積有氧化層，在場板上方于前一氧化層表面同樣沉積有氧化層，場板間的豎直間距等于氧化層的厚度，氧化層的厚度大于等于場板的厚度。?

進(jìn)一步，所述至少兩個場板之間的水平距離大于零。?

進(jìn)一步，所述至少兩個場板均位于半導(dǎo)體本體的漏漂移區(qū)的上方。?

作為優(yōu)化，與柵相鄰的第一場板在柵的至少一部分上延伸。?

作為優(yōu)化，所述至少兩個場板均可接正負(fù)電壓或接地用于調(diào)節(jié)電場電荷，更確切地說是用于調(diào)節(jié)漏漂移區(qū)的電場電荷。?

更進(jìn)一步，至少兩個場板中的與柵不相鄰的場板的前端具有L形的突起，但場板間的水平距離仍大于零。?

本發(fā)明還提供了一種用于制作上述具有階梯式多重不連續(xù)場板的LDMOS器件的加工方法，其特征在于，所述加工方法包括如下步驟：?

1）?加工半導(dǎo)體本體，包括柵的形成；

2）?在位于柵的上方于半導(dǎo)體本體表面沉積一個氧化層，再于氧化層上沉積一個導(dǎo)電層板，所述導(dǎo)電層板再經(jīng)由光刻與腐蝕工藝形成第一場板；

3）?緊接著再依次沉積一個氧化層和導(dǎo)電層板，所述導(dǎo)電層板經(jīng)由光刻與腐蝕工藝形成第二場板；

4）?根據(jù)需要制作的場板的個數(shù)重復(fù)步驟3）。如果只需要加工兩個場板，則無需重復(fù)步驟3）的操作，如需加工的場板數(shù)大于等于三個，則繼續(xù)重復(fù)步驟3）的操作達(dá)到所需加工場板數(shù)即可。

進(jìn)一步，場板間的豎直間距等于氧化層的厚度，氧化層的厚度大于等于場板的厚度。?

進(jìn)一步，所述導(dǎo)電層板的導(dǎo)電介質(zhì)為鈦或者鎢。?

相對于現(xiàn)有技術(shù)中的方案，本發(fā)明的優(yōu)點(diǎn)是：?

本發(fā)明所描述的具有階梯式多重不連續(xù)場板的LDMOS器件，在所有其他器件結(jié)構(gòu)參數(shù)相同的條件下，對于具有相同導(dǎo)通電阻的單重場板LDMOS器件和本發(fā)明的具有階梯式多重不連續(xù)場板的LDMOS器件，多重場板LDMOS器件的源漏擊穿電壓要高于單重場板擊穿電壓（如在同等器件結(jié)構(gòu)條件下，具有接地的單重場板LDMOS器件的源漏擊穿電壓為61V，而多重場板LDMOS器件的源漏擊穿電壓為73V）。在相同的源漏擊穿電壓要求下，運(yùn)用多重場板的LDMOS器件可以增加N型漂移區(qū)的摻雜濃度，器件的導(dǎo)通電阻因而可以得到顯著的改善。

附圖說明

下面結(jié)合附圖及實(shí)施例對本發(fā)明作進(jìn)一步描述：?

圖1為現(xiàn)有單重場板LDMOS器件的結(jié)構(gòu)示意圖；

圖2為本發(fā)明具體實(shí)施例的結(jié)構(gòu)示意圖；

圖3為本發(fā)明具體實(shí)施例的另一結(jié)構(gòu)示意圖；

圖4為本發(fā)明具體實(shí)施例的又一結(jié)構(gòu)示意圖；

圖5至圖11為本發(fā)明實(shí)施例中LDMOS器件的加工方法的層板形成示意圖；

圖12為本發(fā)明實(shí)施例三類LDMOS器件的漏漂移區(qū)11中的電場分布；