[發明專利]底部源極的功率器件及制備方法

有效

• 申請號: 201210234845.8
• 申請日: 2012-07-09
• 公開（公告）號: CN103545268A
• 公開（公告）日: 2014-01-29
• 發明（設計）人: 薛彥迅;何約瑟;哈姆扎·耶爾馬茲;魯軍;石磊;趙良;黃平
• 申請（專利權）人: 萬國半導體股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/495;H01L21/56;H01L21/60
• 代理公司: 上海申新律師事務所 31272
• 代理人: 竺路玲

技術領域

本發明一般涉及一種半導體功率器件及其制備方法，更確切的說，本發明旨在提供一種具有底部源極的功率器件及其制備方法。

背景技術

我們都知道，功率器件的功耗在一般情況下都是非常大，在類似于DC-DC功率器件的應用中，基于提高器件電氣性能和散熱性能的考慮，通常是將器件的一部分金屬電極從包覆芯片的塑封材料中外露出來，以期獲得最佳的散熱效果。例如在美國專利申請US2003/0132531A1中就展示了一種芯片底部電極外露并用于支持表面貼裝技術的半導體封裝結構24，如圖1所示，金屬罐狀結構12的凹槽內設置有功率芯片MOSFET10，MOSFET10一側的漏極通過導電銀漿14粘貼在金屬罐狀結構12的凹槽底部，從而其漏極被傳導到金屬罐狀結構12的凸起邊緣22上，而MOSFET10另一側的源極接觸端18和柵極接觸端則剛好與凸起邊緣22位于同一側。在金屬罐狀結構12的凹槽內的圍繞在MOSFET10周圍的空隙處還填充有低應力高粘合能力的導電材料16。雖然該封裝結構24在一定程度上解決了散熱問題，但要制備金屬罐狀結構12這樣的物體，在實際生產中其成本不菲。另外一方面，其源極接觸端18和柵極接觸端的位置均被固定了，例如其柵極接觸端無法被調整至與凸起邊緣22位于同一列從而難以與PCB上的焊盤布置相適配，這無疑抑制了封裝結構24的適用范圍。

此外，應用在功率器件中的芯片的襯底電阻通常都比較大，這致使器件的通態電阻RDson也隨之增大，所以怎樣適當的降低芯片的襯底電阻是我們所需要解決的問題。在當前的技術中，晶圓級芯片尺寸封裝（WLCSP）是可供選擇的一種方式，該工藝是整片晶圓生產完成后，直接在晶圓上進行封裝測試并實施植球，之后才將晶圓切割制成幾乎等同于原晶粒的大小的單顆IC。考慮到晶圓級封裝所制備的芯片具有小型化薄型化的優勢，所以如何利用晶圓級封裝工藝來提供超薄的芯片并應用在功率器件中，仍然是我們所面臨的問題之一。

發明內容

本發明提供了一種底部源極的功率器件，包括：

一金屬基座單元，所述金屬基座單元包含彼此分隔開的第一基座和第二基座，及分別設置在第一基座兩側的第三、第四基座；

一倒裝設置在第一、第二基座上的初級封裝結構，設置在所述初級封裝結構正面的多個焊接凸塊分別焊接在第一、第二基座上；

一設置在所述初級封裝結構上方的橋形金屬片，所述橋形金屬片包含頂部金屬片及連接在頂部金屬片兩側并向下彎折的側部金屬片；

其中，位于頂部金屬片兩側的所述側部金屬片分別延伸至設置在第三基座頂部的凹槽內和設置在第四基座頂部的凹槽內，及位于所述初級封裝結構背面的底部金屬層通過導電材料焊接在所述頂部金屬片的底面上；

一將所述金屬基座單元、初級封裝結構、橋形金屬片予以包覆的塑封體，其中，第一、第三、第四基座各自的底面均從所述塑封體的底面予以外露。

上述的底部源極的功率器件，初級封裝結構包含有一芯片及覆蓋在芯片正面的頂部塑封層，多個焊接凸塊分別相對應的焊接于設置在所述芯片正面的多個金屬焊盤上；并且

所述頂部塑封層包覆在所述焊接凸塊側壁的周圍，從而任意一個所述的焊接凸塊均從所述頂部塑封層中予以外露；以及

所述底部金屬層設置在所述芯片的背面。

上述的底部源極的功率器件，所述第二基座位于所述第三基座和所述第四基座之間或位于第三基座的延長線和第四基座的延長線之間。

上述的底部源極的功率器件，初級封裝結構包含有一個芯片，多個所述的焊接凸塊分別相對應的焊接于設置在芯片正面的多個金屬焊盤上，多個金屬焊盤中至少包含構成芯片第一電極的金屬焊盤和構成芯片第二電極的金屬焊盤；

其中，連接于構成第一電極的金屬焊盤上的焊接凸塊焊接在第一基座的頂面上，連接于構成第二電極的金屬焊盤上的焊接凸塊焊接在第二基座的頂面上。

上述的底部源極的功率器件，所述第二基座的底面從所述塑封體的底面予以外露。

上述的底部源極的功率器件，所述第二基座包含一個厚度小于第一基座厚度的并被包覆在塑封體內的延伸結構，和一個與該延伸結構連接在一起的外部引腳，所述外部引腳位于第四基座沿縱向的延長線上；?

其中，所述延伸結構向初級封裝結構的下方橫向延伸直至與一部分設置在初級封裝結構正面的焊接凸塊在垂直方向上交疊。