[發明專利]半導體器件制造方法

有效

• 申請號: 201210229040.4
• 申請日: 2012-07-02
• 公開（公告）號: CN103531474A
• 公開（公告）日: 2014-01-22
• 發明（設計）人: 鐘匯才;梁擎擎;趙超
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/762
• 代理公司: 北京藍智輝煌知識產權代理事務所(普通合伙) 11345
• 代理人: 陳紅

1.一種半導體器件制造方法，用于制造FinFET器件，其特征在于包括如下步驟：

提供半導體襯底，在該半導體襯底上形成多條平行排列的鰭狀半導體柱；

沉積柵極絕緣層和柵極材料，定義柵極圖形，形成多條平行排列的柵極，所述柵極與所述鰭狀半導體柱相交，定義FinFET的溝道區域；

形成間隙壁，其位于所述柵極和所述鰭狀半導體柱的側面上；

全面性沉積多晶硅層，然后對該多晶硅層進行平坦化處理，暴露出所述柵極的頂面；

將所述多晶硅層單晶化，形成單晶硅層；

形成隔離結構，其切斷所述鰭狀半導體柱；

使位于所述鰭狀半導體柱頂面以上的所述單晶硅層與金屬反應形成金屬硅化物，所形成的金屬硅化物為源漏區域接觸；

多條平行排列的所述柵極被按照預定區域進行切割，形成柵極隔離溝槽，從而獲得所需要的FinFET。

2.根據權利要求1所述的方法，其特征在于，所述半導體襯底為SOI襯底，或者所述半導體襯底為單晶的Si、SiGe、SiC、InAs、GaN、AlGaN、InP或它們的組合的襯底，所述鰭狀半導體柱為單晶的Si、SiGe、SiC、InAs、GaN、AlGaN、InP材料。

3.根據權利要求2所述的方法，其特征在于，在所述半導體襯底上形成多條平行排列的鰭狀半導體柱具體包括：光刻出所述鰭狀半導體柱的圖形，對所述半導體襯底進行各向異性刻蝕，從而形成所述鰭狀半導體柱。

4.根據權利要求1所述的方法，其特征在于，采用先柵工藝，所述柵極為非犧牲性的，其材料為金屬或金屬硅化物。

5.根據權利要求1所述的方法，其特征在于，采用后柵工藝，所述柵極為犧牲性的，其材料為多晶硅。

6.根據權利要求5所述的方法，其特征在于，在形成所述源漏區域接觸之后，進行后柵工藝，包括：

移除所述柵極和所述柵極絕緣層；

接著，形成后柵工藝中的柵極絕緣層和柵極。

7.根據權利要求6所述的方法，其特征在于，所述后柵工藝中的柵極絕緣層為高K柵極絕緣材料，所述后柵工藝中的柵極為金屬或金屬硅化物。

8.根據權利要求6、7所述的方法，其特征在于，所述后柵工藝中的柵極絕緣層的材料選自HfO₂、ZrO₂、LaAlO₃，所述后柵工藝中的柵極的材料選自Al、W、Ti、Ta或它們的硅化物。

9.根據權利要求1所述的方法，其特征在于，將所述多晶硅層單晶化的步驟具體為：采用激光退火工藝，使所述多晶硅層轉變為所述單晶硅層。

10.根據權利要求9所述的方法，其特征在于，所述激光退火工藝為高溫激光退火工藝，退火溫度為1000℃，時間為1秒。

11.根據權利要求1所述的方法，其特征在于，形成所述間隙壁的步驟具體包括：在所述半導體襯底上沉積間隙壁材料層，接著采用各向異性的刻蝕工藝，去除所述柵極頂部以及所述鰭狀半導體柱頂部的間隙壁材料層，使間隙壁材料層僅留存在所述柵極和所述鰭狀半導體柱的側面上，從而形成所述間隙壁。

12.根據權利要求11所述的方法，其特征在于，所述間隙壁的材料為SiO₂或Si₃N₄。

13.根據權利要求1所述的方法，其特征在于，形成柵極隔離溝槽的步驟具體包括：采用刻蝕工藝，在所述柵極中的預定區域進行刻蝕，使得多條所述柵極被切割，從而形成所述柵極隔離溝槽。

14.根據權利要求13所述的方法，其特征在于，在形成所述柵極隔離溝槽時，所述間隙壁被部分或全部刻蝕。

15.根據權利要求13所述的方法，其特征在于，在形成所述柵極隔離溝槽后，在所述柵極隔離結構中填充隔離介質。