[發(fā)明專利]可重構邏輯塊有效
| 申請?zhí)枺?/td> | 201210228939.4 | 申請日: | 2012-06-29 |
| 公開(公告)號: | CN102857213B | 公開(公告)日: | 2017-03-29 |
| 發(fā)明(設計)人: | D·W·孟德爾;G·賴;周璐;B·B·佩德森 | 申請(專利權)人: | 阿爾特拉公司 |
| 主分類號: | H03K19/177 | 分類號: | H03K19/177 |
| 代理公司: | 北京市金杜律師事務所11256 | 代理人: | 王茂華,董典紅 |
| 地址: | 美國加*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 可重構 邏輯 | ||
相關申請的交叉引用
本申請要求David?Mendel等人于2012年2月8日提交的題為“RECONFIGURABLE?LOGIC?BLOCK”的美國專利申請No.13/369,226(律師案卷號ALTRP281/A03571)的優(yōu)先權權益,并且要求David?Mendel等人于2011年7月1日提交的題為“RECONFIGURABLE?LOGIC?BLOCK”的共同未決且共同轉(zhuǎn)讓的美國臨時專利申請No.61/504,115(律師案卷號ALTRP281P/A03571)的權益,在此通過參考將其全文引入并用于所有目的。
技術領域
本公開總地涉及集成電路。更具體地,本公開涉及用于實施集成電路的技術和系統(tǒng)。
背景技術
可編程邏輯器件(PLD)是包含了可以被編程以執(zhí)行許多邏輯功能的固定邏輯電路的半導體集成電路。在通常情況下,邏輯設計者使用計算機輔助設計(CAD)工具以設計定制邏輯電路。這些工具使用關于給定可編程邏輯器件的硬件容量的信息來幫助設計者使用在該給定可編程邏輯器件上可獲得的多個資源實施定制邏輯電路。
用戶可以選擇在PLD的一部分中實施設計狀態(tài)。如果實施了設計狀態(tài),則PLD的該部分可以存儲指示了特定設計配置的值,諸如查找表。備選地,用戶可以選擇在PLD的該部分中實施用戶定義狀態(tài)。如果實施用戶設計狀態(tài),則PLD可以作為用戶RAM而工作。傳統(tǒng)PLD的能力限于,當需要驗證或者校正配置中的潛在錯誤的能力時并行地存儲設計狀態(tài)和用戶定義狀態(tài)二者。傳統(tǒng)PLD的能力也限于當PLD維持操作時可以從一個狀態(tài)重構至另一個狀態(tài)。因此,用戶能力限于在可編程邏輯器件中實施邏輯電路。
發(fā)明內(nèi)容
一種器件,諸如可編程邏輯器件(PLD),包括邏輯塊,其中該邏輯塊包括多個邏輯元件。器件可以進一步包括與邏輯塊關聯(lián)的配置邏輯,其中配置邏輯存儲用于包含在邏輯塊中的多個邏輯元件的值。器件也可以包括存儲模式標記的第一存儲器單元,其中模式標記標識配置邏輯存儲的是用戶定義狀態(tài)還是設計狀態(tài),其中配置邏輯響應于存儲用戶定義狀態(tài)而不被包括在數(shù)據(jù)驗證和校正過程中,并且其中配置邏輯響應于存儲設計狀態(tài)而被包括在數(shù)據(jù)驗證和校正過程中。器件可以進一步包括存儲了使能讀取標記的第二存儲器單元,其中使能讀取標記標識在數(shù)據(jù)驗證和校正過程期間是否將要讀出存儲在配置邏輯中的值或者是否將要讀出已知狀態(tài)。
在各種實施例中,配置邏輯不被包括在數(shù)據(jù)驗證和校正過程中防止了數(shù)據(jù)驗證和校正過程修改配置邏輯。在特定實施例中,定位模式標記或者使能讀取標記以減少在校正模式標記或者使能讀取標記中的錯誤與修改和模式標記或者使能讀取標記相關聯(lián)的配置邏輯之間的時間。根據(jù)各種實施例,邏輯塊響應于配置邏輯存儲了用戶定義狀態(tài)而作為用戶定義的隨機存取存儲器或者移位寄存器而操作。在特定實施例中,模式標記或者使能讀取標記包括單個數(shù)據(jù)比特。根據(jù)各種實施例,通過三模冗余(triple?modular?redundancy)、更大的門面積、保護性電容器、或者使用增大的電壓來保護模式標記或者使能讀取標記。在特定實施例中,邏輯塊是現(xiàn)場可編程門陣列(FPGA)塊,并且其中存儲器單元是隨機存取存儲器單元、鎖存器或者寄存器。根據(jù)各種實施例,模式標記和使能讀取標記與用于多于一個邏輯塊的配置邏輯相關聯(lián)。
另一方面,器件可以包括多個邏輯塊,其中多個邏輯塊的每一個邏輯塊包括多個邏輯元件。器件可以進一步包括與多個邏輯塊的至少一個邏輯塊相關聯(lián)的配置邏輯,其中配置邏輯標識存儲在包含于多個邏輯塊的至少一個邏輯塊中的多個邏輯元件中的值,并且其中配置邏輯存儲在包括多個配置隨機存取存儲器(CRAM)單元列的CRAM單元陣列中。配置邏輯可以包括存儲模式標記的第一存儲器單元,其中模式標記標識配置邏輯存儲的是用戶定義狀態(tài)還是設計狀態(tài),其中配置邏輯響應于存儲了用戶定義狀態(tài)而不被包括在數(shù)據(jù)驗證和校正過程中,并且其中配置邏輯響應于存儲了設計狀態(tài)而被包括在數(shù)據(jù)驗證和校正過程中。配置邏輯也可以包括存儲使能讀取標記的第二存儲器單元,其中使能讀取標記標識在數(shù)據(jù)驗證和校正過程期間是否將要讀出存儲在配置邏輯塊中的值或者是否將要讀出已知狀態(tài)。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于阿爾特拉公司,未經(jīng)阿爾特拉公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210228939.4/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





