[發明專利]可重構邏輯塊

有效

• 申請號: 201210228939.4
• 申請日: 2012-06-29
• 公開（公告）號: CN102857213B
• 公開（公告）日: 2017-03-29
• 發明（設計）人: D·W·孟德爾;G·賴;周璐;B·B·佩德森
• 申請（專利權）人: 阿爾特拉公司
• 主分類號: H03K19/177
• 分類號: H03K19/177
• 代理公司: 北京市金杜律師事務所11256
• 代理人: 王茂華,董典紅

1.一種器件，包括：

邏輯塊，其中所述邏輯塊包括多個邏輯元件；

配置邏輯，所述配置邏輯與所述邏輯塊相關聯，其中所述配置邏輯可操作為標識存儲在所述多個邏輯元件中的值；

第一存儲器單元，所述第一存儲器單元存儲模式標記值，其中所述模式標記值可操作為標識所述配置邏輯是存儲用戶定義狀態還是存儲設計狀態，其中響應于所述配置邏輯存儲所述用戶定義狀態，而不將所述配置邏輯包括在數據驗證和校正過程中，并且其中響應于所述配置邏輯存儲所述設計狀態，而將所述配置邏輯包括在所述數據驗證和校正過程中；以及

第二存儲器單元，所述第二存儲器單元存儲使能讀取標記值，其中所述使能讀取標記值可操作為標識在所述數據驗證和校正過程期間是否將讀出存儲在所述配置邏輯中的值或者是否將讀出已知狀態。

2.根據權利要求1所述的器件，其中，不將所述配置邏輯包括在所述數據驗證和校正過程中防止了所述數據驗證和校正過程修改所述配置邏輯。

3.根據權利要求1所述的器件，其中，定位所述模式標記值或者使能讀取標記值，以減少在所述數據驗證和校正過程期間掃描所述模式標記值或者使能讀取標記值與掃描所述配置邏輯之間的時間。

4.根據權利要求1所述的器件，其中，所述用戶定義狀態具有隨機存取存儲器或者移位寄存器的功能。

5.根據權利要求1所述的器件，其中，所述模式標記值或者使能讀取標記值包括單個數據比特。

6.根據權利要求1所述的器件，其中，通過使用三模冗余、更大門面積、保護性電容器或者使用增大的電壓來實施所述模式標記值或者使能讀取標記值。

7.根據權利要求1所述的器件，其中，所述邏輯塊是現場可編程門陣列(FPGA)塊，并且其中所述存儲器單元是隨機存取存儲器單元、鎖存器或者寄存器。

8.根據權利要求1所述的器件，其中，所述模式標記值和使能讀取標記值與用于多于一個邏輯塊的配置邏輯相關聯。

9.根據權利要求1所述的器件，其中，所述模式標記值和使能讀取標記值位于所述配置邏輯的不同區域中。

10.根據權利要求1所述的器件，進一步包括：

配置隨機存取存儲器(CRAM)單元陣列，其中所述配置邏輯、模式標記值以及使能讀取標記值被存儲在包含于所述CRAM單元陣列中的至少一列CRAM單元中。

11.根據權利要求10所述的器件，其中，所述配置邏輯占據多于一列的CRAM單元。

12.根據權利要求10所述的器件，其中，所述配置邏輯被存儲在與所述模式標記值和使能讀取標記值不同的CRAM單元列中。

13.一種方法，包括：

確定邏輯塊被配置用于存儲用戶定義狀態還是存儲設計狀態；

響應于確定所述邏輯塊被配置用于存儲用戶定義狀態：

設置使能讀取標記值以指示應當在數據驗證和校正過程期間讀出已知狀態；以及

設置模式標記值以指示所述配置邏輯應當不被包括在所述數據驗證和校正過程中，其中所述配置邏輯可操作為標識存儲在與所述邏輯塊相關聯的多個邏輯元件中的值；以及

響應于確定所述邏輯塊被配置用于存儲設計狀態：

設置所述模式標記值以指示所述配置邏輯應當被包括在所述數據驗證和校正過程中；以及

設置所述使能讀取標記值以指示在所述數據驗證和校正過程期間應當讀出存儲在所述配置邏輯中的值。

14.根據權利要求13所述的方法，其中，通過編碼方案來標識所述使能讀取標記值和所述模式標記值。

15.根據權利要求13所述的方法，其中，定位所述模式標記值或者使能讀取標記值，以減少在所述數據驗證和校正過程期間掃描所述模式標記值或者使能讀取標記值與掃描所述配置邏輯之間的時間。

16.根據權利要求13所述的方法，其中，使用三模冗余、更大門面積、保護性電容器或者使用增大的電壓來實施所述模式標記值或者使能讀取標記值。

17.根據權利要求13所述的方法，進一步包括將存儲在所述配置邏輯中的值設置為初始化的狀態。