[發明專利]淺溝槽隔離的形成方法及半導體結構

無效

• 申請號: 201210226403.9
• 申請日: 2012-07-02
• 公開（公告）號: CN103531520A
• 公開（公告）日: 2014-01-22
• 發明（設計）人: 宋化龍
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

技術領域

本發明涉及集成電路制造工藝，特別涉及一種淺溝槽隔離的形成方法及半導體結構。

背景技術

隨著集成電路尺寸的減小，構成電路的器件必須更密集地放置，以適應芯片上可用的有限空間。由于目前的研究致力于增大硅襯底的單位面積上有源器件的密度，所以電路間的有效絕緣隔離變得更加重要。現有技術中形成隔離區域的方法主要有局部氧化隔離(LOCOS)工藝或淺溝槽隔離(STI)工藝。

LOCOS工藝是在晶片表面淀積一層氮化硅，然后再進行刻蝕，對部分凹進區域進行氧化生長二氧化硅，有源器件在氮化硅所確定的區域生成。對于隔離技術來說，LOCOS工藝在電路中的有效局部氧化隔離仍然存在問題，其中一個問題就是在氮化硅邊緣生長的“鳥嘴”現象，這是由于在氧化的過程中氮化硅和硅之間的熱膨脹性能不同造成的。這個“鳥嘴”占用了實際的空間，增大了電路的體積，并在氧化過程中，對晶片產生應力破壞。因此LOCOS工藝只適用于大尺寸器件的設計和制造。

淺溝槽隔離(STI)技術比局部氧化隔離(LOCOS)工藝擁有多項的制程及電性隔離優點，包括可減少占用硅晶圓表面的面積同時增加器件的集成度，保持表面平坦度及較少通道寬度侵蝕等。因此，目前0.18微米以下的元件例如MOS電路的有源區隔離層已大多采用淺溝槽隔離工藝來制作。

請參考圖1a～1f，其為現有的淺溝槽隔離的制造方法的剖面示意圖。

如圖1a所示，首先，提供硅襯底10，所述硅襯底10上順次形成有墊氧化硅層(Pad?Oxide)11和氮化硅層12；

如圖1b所示，其次，刻蝕所述墊氧化硅層11、氮化硅層12和部分硅襯底10，以形成溝槽100；

如圖1c所示，接著，在所述溝槽100和氮化硅層12表面形成襯墊氧化硅層(Linear?Oxide)13，通過所述襯墊氧化硅層13可修復前述工藝中引起的表面缺陷以及緩解應力；

如圖1d所示，然后，在所述襯墊氧化硅層13表面形成二氧化硅層14；

如圖1e所示，接著，通過化學機械研磨工藝去除所述氮化硅層12表面的襯墊氧化硅層13和二氧化硅層14；

如圖1f所示，最后，刻蝕去除所述氮化硅層12及部分墊氧化硅層11，形成淺溝槽隔離15。

隨著半導體工藝尺寸的進一步縮小，對淺溝槽隔離也提出了更多的要求，而其中最迫切的是希望淺溝槽隔離能在同樣的隔離性能下，其尺寸能夠進一步減小。

發明內容

本發明的目的在于提供一種淺溝槽隔離的形成方法及半導體結構，以實現淺溝槽隔離能在同樣的隔離性能下，進一步減小尺寸。

為此，本發明提供一種淺溝槽隔離的形成方法，包括：

提供硅襯底；

刻蝕所述硅襯底，以形成溝槽；

形成襯墊氧化硅層，所述襯墊氧化硅層覆蓋所述溝槽的側壁；

在所述溝槽內形成硅層；及

在所述溝槽內形成淺溝槽隔離。

可選的，在所述的淺溝槽隔離的形成方法中，形成襯墊氧化硅層的工藝包括如下步驟：

形成襯墊氧化硅材料層，所述襯墊氧化硅材料層覆蓋所述溝槽的側壁及底壁；

刻蝕所述襯墊氧化硅材料層，暴露出所述硅襯底，形成襯墊氧化硅層。

可選的，在所述的淺溝槽隔離的形成方法中，利用干法刻蝕工藝刻蝕所述襯墊氧化硅材料層。

可選的，在所述的淺溝槽隔離的形成方法中，利用熱氧化工藝形成襯墊氧化硅材料層。

可選的，在所述的淺溝槽隔離的形成方法中，利用外延工藝在所述溝槽內形成硅層。

可選的，在所述的淺溝槽隔離的形成方法中，所述硅層的厚度為所述溝槽的深度的1/10～1/3。

可選的，在所述的淺溝槽隔離的形成方法中，在提供硅襯底的工藝步驟中，所述硅襯底上還形成有墊氧化硅層及位于墊氧化硅層上的氮化硅層。

可選的，在所述的淺溝槽隔離的形成方法中，在刻蝕所述硅襯底，以形成溝槽的工藝步驟中，同時刻蝕所述硅襯底上形成的墊氧化硅層及氮化硅層。

可選的，在所述的淺溝槽隔離的形成方法中，在所述溝槽內形成淺溝槽隔離的工藝包括如下步驟：

形成二氧化硅層，所述二氧化硅層覆蓋所述氮化硅層表面、且填充并溢出所述溝槽；

通過化學機械研磨工藝去除所述氮化硅層表面及溢出所述溝槽的二氧化硅層；及

去除所述墊氧化硅層及氮化硅層，形成淺溝槽隔離。

本發明還提供一種淺溝槽隔離，包括：

硅襯底，所述硅襯底中形成有溝槽；