[發明專利]測試電路、集成電路、以及測試電路布局方法無效
| 申請號: | 201210226232.X | 申請日: | 2012-06-29 |
| 公開(公告)號: | CN102867760A | 公開(公告)日: | 2013-01-09 |
| 發明(設計)人: | 小川和久 | 申請(專利權)人: | 索尼公司 |
| 主分類號: | H01L21/66 | 分類號: | H01L21/66;G06F17/50 |
| 代理公司: | 北京市柳沈律師事務所 11105 | 代理人: | 黃小臨 |
| 地址: | 日本*** | 國省代碼: | 日本;JP |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 測試 電路 集成電路 以及 布局 方法 | ||
技術領域
本公開涉及一種包括被測器件的測試電路、一種測試電路的布局方法、以及一種集成電路,其中,例如,該測試電路用于半導體器件的制造過程中的晶片級的性能評估,并且所述集成電路通過使用與測試電路的布局方法相同的布局方法來制造。
背景技術
在相關技術中,為了在半導體器件的制造過程中進行晶片級的電性能評估,在晶片(wafer)(基板(substrate))上提供用于晶片出貨檢查的測試結構,其被稱為TEG(測試元件組)。所述測試結構通常包括:多個被測器件(以下將其稱為DUT);電極焊盤,將其與諸如例如晶片測試儀的評估設備的探針(probe)相接觸;以及連接配線(wiring)(連接引腳(pin)),用于建立DUT和電極焊盤之間的電連接。
另外,在相關技術中,已經提出了在這種測試結構中的各種布局設計圖案(例如,參見美國專利7,489,151,以下將其稱為專利文獻1)。圖21示出了專利文獻1中所提出的測試結構的布局設計圖案的示意性配置。順便提及,圖21為一個DUT和該DUT附近的示意性平面圖。
專利文獻1示出了將MOS(金屬氧化物半導體)晶體管200用作DUT的例子。根據專利文獻1,如圖21中所示,通過L形路由結構201所形成的連接引腳分別被連接到MOS晶體管200的柵極、漏極、源極、以及阱(體)。
發明內容
通常,將以上所描述的測試結構布置被形成以預定方向上延伸的劃線(sribe?line)上和/或被形成以在晶片中與該預定方向相垂直的方向上延伸的劃線上。因此,例如,當測試結構的形成的區域的一般形狀為水平長形時,需要將整個測試結構的布局設計圖案根據設計時測試結構被布置在其上的劃線的延伸方向而旋轉90度。
在這種情況下,例如,當在不改變測試結構中的布局設計圖案的情況下將整個測試結構的布局設計圖案旋轉90度時,會出現下列問題。例如,在測試結構中的DUT為MOS晶體管的情況下,柵極電極根據測試結構被布置在其上的劃線的延伸方向,沿預定方向和垂直于該預定方向的方向的混合方向上延伸。在該情況下,在測試結構的制造過程中,柵極電極的大小的變化增加(例如,參見“Intra-Field?Gate?CD?Variability?and?Its?Impact?On?Circuit?Performance”,IEDM?1999,第479~482頁)。
順便提及,為了應對這種問題,例如,諸如形成大小小于40nm的圖案的改進的工藝技術可以根據設計規則而指定柵極電極沿一個統一的方向延伸。然而,在該情況下,需要根據測試結構被布置在其上的劃線的延伸方向對整個測試結構的布局設計圖案進行校正,因此該設計占用了很多時間。
然而,例如,可以構思以下的方法為使柵極電極沿統一方向延伸的一種簡單的布局設計圖案校正方法。首先,使得包括DUT的測試結構的設計數據經歷單元分層(cell?layering)。然后,僅將DUT層的設計數據(DUT的單元數據)沿與整個測試結構的旋轉方向相反的方向旋轉90度。
然而,這一校正方法致使在比DUT高一級的層中提供的配線(以下將其稱為較高級配線)以及該較高級配線和DUT之間的連接引腳的位置也由于設計數據的配置而旋轉,因此,這要求校正這些連接引腳的位置和/或較高級配線的圖案。于是,即使使用這種布局設計圖案校正方法,也會出現該設計占用很長時間的問題。
本公開的發明旨在解決上述問題。希望提供一種測試電路:即使是當需要在設計時將整個測試結構的布局設計圖案旋轉90度時,其也可以通過較簡單的設計方法制造,并且希望提供一種用于該測試電路的布局方法。還希望提供一種使用與根據本公開的一個實施例的測試電路布局方法相類似的方法制造的集成電路。
根據本公開的一個實施例的測試電路包括基板、在基板上形成的配線部分、以及在基板上形成的被測器件部分。每一部分的配置如下。配線部分具有多段配線。被測器件部分具有被測器件主體和多個連接電極,其中,所述多個連接電極用于分別建立被測器件主體和所述多段配線之間的連接。然后,在根據本公開的實施例的測試電路中,將連接被測器件主體的圖案形成的平面上的旋轉中心的位置和所述多個連接電極中的每一連接電極的直線的方向朝向所述多段配線的延伸方向傾斜預定角度。另外,在本公開的所述實施例中,將所述多個連接電極排列在這種位置上以便:即使是當將被測器件主體和所述多個連接電極圍繞旋轉中心的位置、相對于圖案形成的平面上的配線部分旋轉90度時,也維持所述多個連接電極和所述多段配線之間的連接關系。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于索尼公司,未經索尼公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210226232.X/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





