[發明專利]一種利用非對稱分層勢壘提高SONNS結構器件可靠性的方法

有效

• 申請號: 201210225804.2
• 申請日: 2012-07-03
• 公開（公告）號: CN102769019A
• 公開（公告）日: 2012-11-07
• 發明（設計）人: 田志
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L21/8247
• 代理公司: 上海新天專利代理有限公司 31213
• 代理人: 王敏杰

技術領域

本發明涉及微電子領域，尤其涉及一種利用非對稱分層勢壘提高SONNS結構器件可靠性的方法。

背景技術

閃存是非易失存儲器件的一種，傳統的閃存利用多晶硅浮柵極來存儲數據，由于多晶硅是導體，浮柵極存儲的電荷是連續分布的。當有一個泄漏通道的時候，整個浮柵極中存儲的電荷都會通過這個泄漏通道而丟失。最近發展的SONOS結構，用具有捕獲電荷能力的氮化硅層取代原有的多晶硅存儲電荷層，由于其用陷阱能級存儲電荷，所以存儲的電荷是離散分布的。這樣一個泄漏通道不會引起大的漏電流，因此可靠性大大提高。

SONOS結構由于相比于浮柵極結構的諸如：減少的工藝復雜性，更低的操作電壓，改善的循環耐久性，和消失的漏端誘導的開關現象等優點而成為當今閃存發展的主要趨勢。在傳統的SONOS結構中，利用二氧化硅作為隧穿氧化層，電子和空穴為了進入存儲電荷氮化硅層，必須隧穿過分別為3.15eV和4.46eV的勢壘。減小的二氧化硅隧穿層的厚度會提高編譯速度，但是會犧牲一部分電荷的保持能力，而且應力誘導的漏電流會進一步降低電荷的保持時間。降低隧穿層的勢壘高度，這樣雖然可以得到更快的編譯速度，但是電荷保持能力會有所降低，怎樣得到編譯速度和電荷保持能力的同時提高仍是一個需要進一步研究的課題。

SONOS結構器件的編程一般采用富勒-諾德罕（F-N）隧穿來實現，由于二氧化硅的較高勢壘，電子隧穿時需要較高的電壓來達到一個足夠的電場來實現這種隧穿的發生。柵極大的電壓造成的應力誘導的漏電流較大，而且對于為了阻止柵極電子注入而換成的P型摻雜的多晶硅柵極，可能會使柵極空穴的注入，影響編譯的速度。

對隧穿層的改善引發了很多從能帶方面的改進方式：Lue等人的美國專利US?2006/0198189A1（“Non-Volatile?Memory?Cells,?Memory?Arrays?Including?the?Same?and?Method?of?Operation?Cells?and?Arrays”?）公開了一種利用“U”型能帶工程的BE-SONOS結構的隧穿介電層，用氧化硅層/無陷阱能力的氮化硅層/氧化硅層組“U”型的能帶結構來改善器件的擦除速度和電荷保持能力，有明顯的改善效果。

Min?She,?Hideki?Takeuchi?(IEEE?ELECTRON?DEVICE?LETTERS,?VOL.?24,?NO.?5,?MAY?2003?Silicon-Nitride?as?a?Tunnel?Dielectric?for?Improved?SONOS-Type?Flash?Memory.)表述了一種利用無電荷存儲能力的氮化硅層作為隧穿介質層的SONNS存儲器結構如圖1A所示，在一P型襯底1上由下至少依次制作有隧穿氮化硅層21、存儲氮化硅層3、阻擋氧化層4以及多晶硅5。由于氮化硅的勢壘較低，這種結構較氧化硅作為隧穿氧化層的SONOS存儲器結構有較快的編譯速度，編譯態能帶圖如圖1B所示，由左至右依次為P型襯底1的能帶10、隧穿氮化硅層21的能帶210、存儲氮化硅層3的能帶30、阻擋氧化層4的能帶40以及多晶硅5的能帶50，可以在等電學厚度的情況下，取得同樣的記憶窗口，這樣的情況，使其電荷保持特性較好。而且這種結構有較好的耐久能力和小的界面態的陷阱密度。雖然其界面態密度較小，但是對于擦除態仍會有空穴通過隧穿氮化硅層而進入界面態，使擦除態的保持性不是很好。同樣對于編譯態后的電子，由于氮化硅對于電子的勢壘較小，存儲氮化硅層中的電子會越過相對較小的勢壘進入襯底。

但是對于勢壘較小的氮化硅而言，電荷的保持能力會受到一定的影響，而且勢壘的高度在施加電壓時并未降低，如圖2中所示，其中，當在SONOS結構器件上加上門極電壓V時，雖然會使加上電壓后的能帶（如圖2中虛線部分所示）相對于未加電壓時的能帶（如圖2中實線部分所示）有所偏移，但是勢磊高度并沒有降低。為了降低隧穿層的勢壘，K.?K.?Likharev?等人提出一種crested勢壘結構,?在這種結構中隧穿層由三層組成，上下層是具有較低勢壘高度的高電介質常數介質層，中間的層是具有高勢壘的低電介質常數的介質層（“?Layered?Tunnel?Barriers?for?Nonvolatile?Memory?Devices?,?”?Appl.?Phys.?Lett.?,?Vol.?73?,?No.?15?,?pp.?2137?–?2139?,?Oct.?1998）。當施加電壓的時候，中間的勢壘有一個明顯的勢壘下降，從而可以有較大的隧穿電流。