[發明專利]一種淺溝槽隔離工藝研磨裝置及其使用方法

有效

• 申請號: 201210225801.9
• 申請日: 2012-07-03
• 公開（公告）號: CN102765043A
• 公開（公告）日: 2012-11-07
• 發明（設計）人: 張冬芳;白英英;張守龍;徐友峰;陳玉文
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: B24B37/00
• 分類號: B24B37/00;B24B37/005;B24B37/013;B24B37/34
• 代理公司: 上海新天專利代理有限公司 31213
• 代理人: 王敏杰

技術領域

本發明涉及微電子領域，尤其涉及一種淺溝槽隔離工藝研磨裝置及其使用方法。

背景技術

隨著半導體器件特征尺寸的逐步縮小，淺溝道隔離技術（STI）工藝就變的愈加重要，而臺階高度（Step?Height），其是STI技術的重要指標。Step?Height?是晶片基底與填充介質，例如氧化硅介質，之間的高度差值，該臺階高度是通過CMP工藝將wafer表面的氧化層磨平去除，最后停在作為掩膜層上面，再用將掩膜層洗去后得到的。

在現有工藝中，研磨工藝，濕法去除工藝和Step?Height量測工藝是分開操作，存在工序復雜、控制困難的問題；另外Step?Height的量測常采用原子力顯微鏡（AFM）完成，存在量測要求高、工作效率低等問題。

在中國專利CN101202236A涉及采用OCD量測芯片臺階高度的方法（申請號：200610147395.3，申請日：2006.12.15），其公開了一種利用光譜原理采用光學特征尺寸測量對測芯片基底的高度以及填充的介質的高度，并且由此輸出兩者之間的差值，即臺階高度。但該專利申請中存在以下缺陷：例如，不能將量測值及時反饋給上一步工藝制成，使其工藝參數做出修正；而且本申請與現有技術中量測方法存在同樣的問題，在該專利申請中同樣需要獨立的OCD量測機臺進行量測，不可避免會產生晶片由于在不同設備中分別進行相應的工藝和搬運等原因造成損傷，而且針對機臺狀況和工藝環境變化產生的干擾不能及時做出補償，對工藝也只能進晶片行批次間（lot?to?lot）均勻性的控制。影響測量結果的準確性。

發明內容

針對上述存在的問題，本發明的目的是一種淺溝槽隔離工藝研磨裝置及其使用方法，本發明將濕法刻蝕去除工藝和Step?Height量測工藝整合到STI?CMP設備中，簡化設備工藝，消除不同機臺狀況和搬運過程對晶片造成的影響，實現對晶片至晶片（wafer?to?wafer）和晶片內（within?wafer）均勻性的控制，對機臺狀況和晶片狀況做出及時反映。

本發明的目的是通過下述技術方案實現的：

一種淺溝槽隔離工藝研磨裝置，包括機臺，在所述機臺上安裝有一研磨系統，所述研磨系統與一控制系統連接，其中，還包括一刻蝕系統，所述刻蝕系統安裝在所述研磨機臺上，所述刻蝕系統與所述控制系統連接；還包括一量測系統，所述量測系統與控制系統相連接；還包括一參數轉換系統，所述參數轉換系統與所述量測系統相連接。

上述的淺溝槽隔離工藝研磨裝置，其中，所述刻蝕系統為濕法工藝刻蝕設備。

上述的淺溝槽隔離工藝研磨裝置，其中，所述量測系統為在線量測系統。

上述的淺溝槽隔離工藝研磨裝置，其中，所述控制系統為整合先進制程控制系統。

一種實現刻蝕去除和臺階高度量測的方法，其中，所述方法在上述的淺溝槽隔離工藝研磨裝置中進行，具體包括以下步驟：

提供一襯底，所述襯底由下至上覆蓋有緩沖層、掩膜層，在所述襯底的溝槽中和所述襯底的表面填充有氧化物薄膜，在所述量測系統中測量所述氧化物薄膜的厚度；

在所述研磨系統中，對所述襯底進行機械研磨工藝；?

測量研磨后的所述襯底上的氧化物薄膜的厚度；

對所述掩膜層進行刻蝕工藝，去除所述掩膜層；

對去除所述掩膜層的襯底進行臺階高度量測。

上述的實現刻蝕去除工藝和臺階高度量測的方法，其中，在所述刻蝕工藝步驟中，采用濕法刻蝕方法對所述掩膜層進行刻蝕。

上述的實現刻蝕去除工藝和臺階高度量測的方法，其中，所述掩膜層為氮化硅薄膜。

上述的實現刻蝕去除工藝和臺階高度量測的方法，其中，所述緩沖層為二氧化硅薄膜。

上述的實現刻蝕去除工藝和臺階高度測量的方法，其中，采用高縱寬比工藝在所述襯底的溝槽中和所述襯底的表面形成氧化物薄膜。

附圖說明

圖1是本發明中的一種淺溝槽隔離工藝研磨裝置的結構框圖；

圖2A-圖2D是本發明種的一種實現刻蝕去除和臺階高度量測的方法分解狀態示意圖。

圖3是本發明中的一種實現刻蝕去除和臺階高度量測的方法流程框圖。

具體實施方式

下面結合原理圖和具體操作實施例對本發明作進一步說明。