[發明專利]一種低介電常數金屬間介質層刻蝕方法

有效

• 申請號: 201210219759.X
• 申請日: 2012-06-28
• 公開（公告）號: CN103515299A
• 公開（公告）日: 2014-01-15
• 發明（設計）人: 王新鵬;張海洋
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京德琦知識產權代理有限公司 11018
• 代理人: 牛崢;王麗琴

技術領域

本發明涉及一種半導體制造方法，特別涉及一種Low-k金屬間介質層刻蝕方法。

背景技術

隨著半導體制造工藝的發展，半導體芯片的面積越來越小，同時，在一個半導體芯片上的半導體器件的數量也越來越多。金屬互連層將半導體器件相互連接實現半導體器件之間的信號傳遞，形成半導體電路。所述金屬互連層是由高密度的金屬連線和所述金屬連線之間的金屬間介質(Inter-metal?Dielectric，IMD)共同組成。在大規模集成電路（VLSI）和超大規模集成電路（ULSI）的制造中，在半導體器件的上方會制作多個金屬互連層，其制作工藝也稱為金屬互連工藝。金屬互連工藝制作的金屬連線長度已遠遠超過了半導體器件尺寸，半導體電路的信號傳遞速率取決于金屬互連層的寄生電阻(Parasitic?Resistance,R)與寄生電容(Parasitic?Capacitance,C)兩者乘積，也就是金屬互連層的電阻電容延遲(Resistance?Capacitance?Delay，RC?Delay)，該現象使得半導體電路的信號傳遞速率下降，降低半導體器件的工作速度。其中，寄生電容與IMD的介電常數k成正比，當k越小，寄生電容就越小。半導體制造工藝中一直作為IMD的二氧化硅(SiO₂)的介電常數約為3.9~4.5。隨著半導體制造工藝的不斷進步，二氧化硅逐漸接近應用極限，為了減小通過金屬連線傳遞的電流相互作用引發的半導體器件相互間的信號干擾，提升半導體電路的信號傳遞速度和半導體器件的工作速度，開始用低介電常數IMD（Low-k?IMD）取代傳統二氧化硅的IMD。降低IMD介電常數的方法有兩種：①采用價電子緊密束縛的材料；②采用帶有大量空洞的多孔薄膜，例如：多孔SiCO。現有技術普遍采用二氧化硅中摻雜碳原子的方法，增大二氧化硅原子間空隙，使二氧化硅的晶格結構變得疏松，將其介電常數降低到3以下，或者用介電常數小于3的黑鉆石（BD）作為Low-k?IMD。

目前的金屬互連工藝普遍采用嵌入式工藝，也就是雙大馬士革的工藝。用于金屬互連的雙大馬士革工藝一般分為兩種：一種是先做通孔，再做溝槽(Via?first)；還有一種是先做溝槽，后形成通孔(Line?First)，在溝槽和通孔中填充金屬作為金屬連線。

下面結合圖2~8說明現有技術中如圖1所示Low-k?IMD中刻蝕通孔和溝槽的具體步驟如下：

步驟101，圖2為現有技術中在Low-k?IMD中刻蝕通孔和溝槽的步驟101的剖面結構示意圖，如圖2所示，在第一金屬互連層之上依次沉積刻蝕停止層300和Low-k金屬間介質層301；

其中，提供一晶片，該晶片中具有第一金屬互連層；這里僅以第一金屬互連層為例對現有技術中的金屬互連方法進行說明，所示第一金屬互連層在實際應用中可為任意一層金屬互連層。刻蝕停止層300的材料為碳氮化硅（SiCN），刻蝕停止層300的作用是作為后續通孔刻蝕的停止層（via?etch?stop?layer）。Low-k金屬間介質層301是低介電常數（Low-k）材料，其介電常數范圍是大于1.5且小于2.5。

步驟102，圖3為現有技術中Low-k?IMD中刻蝕通孔和溝槽的步驟102的剖面結構示意圖，如圖3所示，在Low-k金屬間介質層301上制作硬掩膜；

本步驟中，制作硬掩膜的過程是：在Low-k金屬間介質層301上依次沉積氧化硅層302和硬掩膜層303，其中沉積氧化硅層302的方法是低溫化學氣相沉積，光刻后依次刻蝕所述硬掩膜層303和氧化硅層302，在硬掩膜層303和氧化硅層302上打開金屬連線的窗口。其中，光刻是指，在硬掩膜層303上涂覆第一光刻膠（PR），經過曝光和顯影工藝將第一光刻膠圖案化形成第一光刻圖案（圖中未畫出）；以第一光刻圖案為掩膜依次用各向異性的反應離子刻蝕（RIE）或者高密度等離子體（HDP）刻蝕去除沒有被第一光刻圖案覆蓋的硬掩膜層303和氧化硅層302部分，在硬掩膜層303和氧化硅層302上形成窗口，露出部分Low-k金屬間介質層301表面。本步驟中，還包括刻蝕后，去除殘留第一光刻圖案的步驟。制作硬掩膜的具體步驟為現有技術，不再贅述。需要注意的是，硬掩膜的尺寸及圖形定義了后續金屬連線溝槽的尺寸及圖形。

步驟103，圖4為現有技術中Low-k?IMD中刻蝕通孔和溝槽的步驟103的剖面結構示意圖，如圖4所示，在硬掩膜和露出的Low-k金屬間介質層301之上涂覆第二光阻膠（PR），并對第二PR進行曝光、顯影，從而形成第二光刻圖案；

其中，第二光刻圖案用來定義后續步驟中的通孔（via）的尺寸及圖形。