[發明專利]用于FinFET的裝置

有效

• 申請號: 201210217511.X
• 申請日: 2012-06-27
• 公開（公告）號: CN103378135B
• 公開（公告）日: 2017-04-12
• 發明（設計）人: 廖忠志
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/78;H01L27/11;G11C11/40
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,孫征

技術領域

本發明涉及半導體器件，更具體而言，涉及用于FinFET的裝置。

背景技術

得益于各種電子元件(例如晶體管、二極管、電阻器、電容器等)的集成密度的不斷改進，半導體產業經歷了快速增長。就絕大部分而言，最小部件尺寸的不斷減小導致了集成密度的這種改進，最小部件尺寸的不斷減小使得更多的部件集成在給定面積中。然而，更小的部件尺寸可能會導致更多的漏電流。隨著近來對甚至更小的電子器件的需求的增加，對降低半導體器件的漏電流的需求也增加了。

在互補金屬氧化物半導體(CMOS)場效應晶體管(FET)中，有源區包括漏極、源極、連接在漏極和源極之間的溝道區以及位于溝道頂部用于控制溝道區的開關狀態的柵極。當柵極電壓大于閾值電壓時，導電溝道在漏極和源極之間建立起來。結果允許電子或空穴在漏極和源極之間移動。另一方面，當柵極電壓小于閾值電壓時，理想情況是溝道被切斷并且在漏極和源極之間無電子或空穴流動。然而，隨著半導體器件的不斷縮小，短溝道泄露效應導致柵極不能完全控制溝道區，尤其是溝道區中遠離柵極的部分。結果，在將半導體器件按比例縮小到深亞30納米尺寸之后，傳統的平面晶體管的相應短柵極長度可能導致柵極的不穩定從而基本斷開溝道區。

隨著半導體技術的發展，鰭式場效應晶體管(FinFET)逐漸成為進一步降低半導體器件中的漏電流的有效選擇。在FinFET中，包括漏極、溝道區和源極的有源區從FinFET所在的半導體襯底的表面向上凸出。從截面圖來看，FinFET的有源區(如鰭)的形狀為矩形。另外，FinFET的柵極結構從三面圍繞有源區，類似于倒置的U。結果，柵極結構對溝道的控制變強。降低了傳統的平面晶體管的短溝道泄露效應。鑒于此，當斷開FinFET時，柵極結構可以更好地控制溝道從而降低漏電流。

發明內容

一方面，本發明提供了一種裝置，包括：形成在襯底中的隔離區；形成在所述襯底中的倒T形鰭；以及圍繞所述倒T形鰭的溝道的柵電極，其中：所述倒T形鰭的底部被所述隔離區包圍；并且所述倒T形鰭的上部在所述隔離區的頂面之上凸出，并且所述倒T形鰭包括：連接在第一漏極/源極區和第二漏極/源極區之間的溝道。

在所述的裝置中，所述倒T形鰭包括第一層和第二層；以及所述第一層堆疊在所述第二層上。

在所述的裝置中，所述倒T形鰭包括第一層和第二層；以及所述第一層堆疊在所述第二層上，其中：所述第二層的第二寬度與所述第一層的第一寬度之間的比值大于或等于1.5。

在所述的裝置中，所述倒T形鰭包括第一層和第二層；以及所述第一層堆疊在所述第二層上，其中，所述第一層的高度小于600埃。

在所述的裝置中，所述倒T形鰭包括第一層和第二層；以及所述第一層堆疊在所述第二層上，其中，所述第一層的上部的摻雜濃度高于所述第二層的上部的摻雜濃度。

在所述的裝置中，所述第一漏極/源極區、所述第二漏極/源極區和所述溝道形成p型FinFET；以及所述第一漏極/源極區和所述第二漏極/源極區的外延生長材料選自由SiGe、SiGeC、Ge、Si、III-V族化合物半導體材料和它們的任意組合所組成的組。

在所述的裝置中，所述第一漏極/源極區、所述第二漏極/源極區和所述溝道形成n型FinFET；以及所述第一漏極/源極區和所述第二漏極/源極區的外延生長材料選自由SiP、SiC、SiPC、Si、III-V族化合物半導體材料和它們的任意組合所組成的組。

在所述的裝置中，所述隔離區是淺溝槽隔離結構。

在所述的裝置中，所述倒T形鰭包括第一梯形和第二梯形；以及所述第一梯形堆疊在所述第二梯形上。

在所述的裝置中，所述倒T形鰭包括第一梯形和第二梯形；以及所述第一梯形堆疊在所述第二梯形上，其中：所述第一梯形具有約84度至約90度范圍內的內角；以及所述第二梯形具有約60度至約84度范圍內的內角。

在所述的裝置中，所述第一漏極/源極區的截面寬度寬于所述溝道的截面寬度；以及所述第二漏極/源極區的截面寬度寬于所述溝道的截面寬度。