[發(fā)明專(zhuān)利]非晶硅整合柵極驅(qū)動(dòng)電路

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201210214875.2
• 申請(qǐng)日: 2012-06-25
• 公開(kāi)（公告）號(hào): CN103514843A
• 公開(kāi)（公告）日: 2014-01-15
• 發(fā)明（設(shè)計(jì)）人: 黃筑琳;江建學(xué)
• 申請(qǐng)（專(zhuān)利權(quán)）人: 群康科技（深圳）有限公司;奇美電子股份有限公司
• 主分類(lèi)號(hào): G09G3/36
• 分類(lèi)號(hào): G09G3/36
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 史新宏

技術(shù)領(lǐng)域

本發(fā)明涉及一種非晶硅整合柵極驅(qū)動(dòng)電路(Amorphous?Silicon?Gate，ASG)，且特別涉及一種能提高驅(qū)動(dòng)力的非晶硅整合柵極驅(qū)動(dòng)電路。

背景技術(shù)

液晶顯示器需要柵極驅(qū)動(dòng)電路來(lái)驅(qū)動(dòng)每一像素列，以及源極驅(qū)動(dòng)電路來(lái)供給每一像素圖像數(shù)據(jù)。而傳統(tǒng)的液晶顯示器多使用貼附于面板側(cè)邊的驅(qū)動(dòng)IC來(lái)作為該面板的柵極驅(qū)動(dòng)電路。近年來(lái)，因?yàn)槌墒斓闹瞥膛c低制作成本，非晶硅整合柵極驅(qū)動(dòng)電路(Amorphous?Silicon?Gate，ASG)技術(shù)已經(jīng)被廣泛的應(yīng)用在主動(dòng)式液晶顯示器上。所謂非晶硅整合柵極驅(qū)動(dòng)電路是指在非晶硅制程中直接整合于面板上的柵極驅(qū)動(dòng)電路，這種技術(shù)也被統(tǒng)稱(chēng)為面板上柵極驅(qū)動(dòng)電路技術(shù)（Gate?On?Panel，GOP）。

隨著面板解析度的提高，每一條柵極線的負(fù)載也隨之增加，因此柵極驅(qū)動(dòng)電路需要具備的更高的驅(qū)動(dòng)力來(lái)驅(qū)動(dòng)像素列。再者，為了因應(yīng)窄邊框產(chǎn)品的需求，面板上柵極驅(qū)動(dòng)電路的布局空間受限，要在有限的空間內(nèi)使柵極驅(qū)動(dòng)電路具有足夠的驅(qū)動(dòng)力，也是此技術(shù)發(fā)展的難題之一。因此，需要一種不需增加電路布局面積即可同時(shí)提高驅(qū)動(dòng)力的非晶硅整合柵極驅(qū)動(dòng)電路。

而非晶硅整合柵極驅(qū)動(dòng)電路的驅(qū)動(dòng)力決定于其輸出的柵極脈沖的上升時(shí)間與下降時(shí)間是否夠短。當(dāng)驅(qū)動(dòng)力不足時(shí)，過(guò)長(zhǎng)的上升時(shí)間會(huì)壓縮到像素的寫(xiě)入時(shí)間，過(guò)長(zhǎng)的下降時(shí)間則可能會(huì)造成錯(cuò)誤的像素?cái)?shù)據(jù)寫(xiě)入。

發(fā)明內(nèi)容

有鑒于上述的需求與問(wèn)題點(diǎn)，本發(fā)明提供一種非晶硅整合柵極驅(qū)動(dòng)電路，包括多個(gè)移位寄存器，每一移位寄存器用以接收一時(shí)鐘信號(hào)與一起始信號(hào)并輸出一柵極驅(qū)動(dòng)信號(hào)以驅(qū)動(dòng)一像素列，而該時(shí)鐘信號(hào)切換于一高電平電壓與一低電平電壓之間，其中該時(shí)鐘信號(hào)更緊鄰于電平上升邊沿及電平下降邊沿中的至少一個(gè)，先切換至一低于該低電平電壓的第二低電平電壓。

在上述非晶硅整合柵極驅(qū)動(dòng)電路中，該低電平電壓與該第二低電平電壓的差不超過(guò)該高電平電壓與該低電平電壓的差的1/2，或者是該低電平電壓與該第二低電平電壓的差小于10V。而該第二低電平電壓的時(shí)間長(zhǎng)度小于10μs。

本發(fā)明也提供一種非晶硅整合柵極驅(qū)動(dòng)電路，包括多個(gè)移位寄存器，每一移位寄存器用以接收一時(shí)鐘信號(hào)與一起始信號(hào)并輸出一柵極驅(qū)動(dòng)信號(hào)以驅(qū)動(dòng)一像素列，該時(shí)鐘信號(hào)切換于一高電平電壓與一低電平電壓之間，其中該時(shí)鐘信號(hào)在緊鄰電平上升邊沿處先由該低電平電壓切換至一第二低電平電壓再切換至該高電平電壓，且在緊鄰電平下降邊沿處先由該高電平電壓切換至一第三低電平電壓再切換至該低電平電壓，而該第二低電平電壓與該第三低電平電壓皆低于該低電平電壓。

在上述非晶硅整合柵極驅(qū)動(dòng)電路中，該低電平電壓與該第二低電平電壓的差以及該低電平電壓與該第三低電平電壓的差皆不超過(guò)該高電平電壓與該低電平電壓的差的1/2，或者是該低電平電壓與該第二低電平電壓的差以及該低電平電壓與該第三低電平電壓的差分別小于10V。而該第二低電平電壓的時(shí)間長(zhǎng)度以及該第三電平電壓的時(shí)間長(zhǎng)度分別小于10μs。

根據(jù)本發(fā)明一實(shí)施例，上述非晶硅整合柵極驅(qū)動(dòng)電路中的該第二低電平電壓等于該第三第電平電壓。

根據(jù)本發(fā)明的非晶硅整合柵極驅(qū)動(dòng)電路，不需增加電路布局面積或改變電路設(shè)計(jì)，僅改變時(shí)鐘信號(hào)的波形即可有效提高電路的驅(qū)動(dòng)力。

附圖說(shuō)明

圖1是典型的非晶硅整合柵極驅(qū)動(dòng)電路的概略示意圖。

圖2是圖1所示的非晶硅整合柵極驅(qū)動(dòng)電路中的一個(gè)移位寄存器的電路圖。

圖3為輸入圖2所示的移位寄存器的傳統(tǒng)的時(shí)鐘信號(hào)波形圖。

圖4(a)是輸入圖2所示的移位寄存器的本發(fā)明實(shí)施例的時(shí)鐘信號(hào)的波形圖；圖4(b)對(duì)應(yīng)的輸出信號(hào)的波形圖；圖4(c)對(duì)應(yīng)的P1節(jié)點(diǎn)的波形圖。

圖5(a)是輸入圖2所示的移位寄存器的本發(fā)明實(shí)施例2的時(shí)鐘信號(hào)的波形圖；圖5(b)對(duì)應(yīng)的輸出信號(hào)的波形圖；圖5(c)對(duì)應(yīng)的P1節(jié)點(diǎn)的波形圖。

圖6(a)是輸入圖2所示的移位寄存器的本發(fā)明實(shí)施例3的時(shí)鐘信號(hào)的波形圖；圖6(b)對(duì)應(yīng)的輸出信號(hào)的波形圖；圖6(c)對(duì)應(yīng)的P1節(jié)點(diǎn)的波形圖。

圖7是使用本發(fā)明實(shí)施例1～3與已知技術(shù)的時(shí)鐘信號(hào)對(duì)輸出信號(hào)的上升時(shí)間與下降時(shí)間的比較圖。

【主要元件符號(hào)說(shuō)明】

1～移位寄存器；

10～控制電路；

20～輸出電路；

Channel?1~N～移位寄存器；

CK、Clock_In、Clock_InR、Clock_InF、Clock_InRF～時(shí)鐘信號(hào)；

STV～起始信號(hào)；