[發明專利]非晶硅整合柵極驅動電路

無效

• 申請號: 201210214875.2
• 申請日: 2012-06-25
• 公開（公告）號: CN103514843A
• 公開（公告）日: 2014-01-15
• 發明（設計）人: 黃筑琳;江建學
• 申請（專利權）人: 群康科技（深圳）有限公司;奇美電子股份有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 史新宏

1.一種非晶硅整合柵極驅動電路，包括多個移位寄存器，每一移位寄存器用以接收一時鐘信號與一起始信號并輸出一柵極驅動信號以驅動一像素列，而該時鐘信號切換于一高電平電壓與一低電平電壓之間；

其中該時鐘信號更緊鄰于電平上升邊沿及電平下降邊沿中的至少一個，先切換至一低于該低電平電壓的第二低電平電壓。

2.如權利要求1所述的非晶硅整合柵極驅動電路，其中該低電平電壓與該第二低電平電壓的差不超過該高電平電壓與該低電平電壓的差的1/2。

3.如權利要求1所述的非晶硅整合柵極驅動電路，其中該低電平電壓與該第二低電平電壓的差小于10V。

4.如權利要求1所述的非晶硅整合柵極驅動電路，其中該第二低電平電壓的時間長度小于10μs。

5.一種非晶硅整合柵極驅動電路，包括多個移位寄存器，每一移位寄存器用以接收一時鐘信號與一起始信號并輸出一柵極驅動信號以驅動一像素列，該時鐘信號切換于一高電平電壓與一低電平電壓之間，

其中該時鐘信號在緊鄰電平上升邊沿處先由該低電平電壓切換至一第二低電平電壓再切換至該高電平電壓，且在緊鄰電平下降邊沿處先由該高電平電壓切換至一第三低電平電壓再切換至該低電平電壓，

其中該第二低電平電壓與該第三低電平電壓皆低于該低電平電壓。

6.如權利要求5所述的非晶硅整合柵極驅動電路，其中該低電平電壓與該第二低電平電壓的差以及該低電平電壓與該第三低電平電壓的差皆不超過該高電平電壓與該低電平電壓的差的1/2。

7.如權利要求5所述的非晶硅整合柵極驅動電路，其中該低電平電壓與該第二低電平電壓的差以及該低電平電壓與該第三低電平電壓的差分別小于10V。

8.如權利要求5所述的非晶硅整合柵極驅動電路，其中該第二低電平電壓的時間長度以及該第三電平電壓的時間長度分別小于10μs。

9.如權利要求5至8項任一所述的非晶硅整合柵極驅動電路，其中該第二低電平電壓等于該第三第電平電壓。