[發(fā)明專利]基于FPGA的激光多普勒雷達(dá)信號處理器及處理方法

無效

• 申請?zhí)枺?/td>: 201210211503.4
• 申請日: 2012-06-25
• 公開（公告）號: CN102736074A
• 公開（公告）日: 2012-10-17
• 發(fā)明（設(shè)計(jì)）人: 崔桂華;舒嶸;吳軍;凌元;洪光烈;程高超;湯振華
• 申請（專利權(quán)）人: 中國科學(xué)院上海技術(shù)物理研究所
• 主分類號: G01S7/48
• 分類號: G01S7/48;G01S17/58
• 代理公司: 上海新天專利代理有限公司 31213
• 代理人: 郭英

技術(shù)領(lǐng)域

本發(fā)明涉及雷達(dá)信號處理領(lǐng)域，具體涉及一種基于FPGA的激光多普勒雷達(dá)的信號處理器及處理方法。

背景技術(shù)

多普勒雷達(dá)是利用雷達(dá)和目標(biāo)間因相對運(yùn)動而產(chǎn)生的多普勒效應(yīng)對目標(biāo)進(jìn)行探測的雷達(dá)，激光多普勒雷達(dá)發(fā)射的是激光信號。與微波雷達(dá)相比，激光多普勒雷達(dá)雷達(dá)具有工作波長較短，波束發(fā)散角小等特點(diǎn)，具有極高的角分辨能力、距離分辨能力和多普勒測速分辨率。利用激光多普勒雷達(dá)能夠精確地測量目標(biāo)物體的運(yùn)動速度：雷達(dá)發(fā)射一個脈沖信號，信號從目標(biāo)返回后帶有多普勒頻移，從回波中提取出多普勒頻率即可計(jì)算出目標(biāo)速度。能否實(shí)時(shí)準(zhǔn)確地提取多普勒頻率取決于雷達(dá)信號處理器的性能。

激光多普勒雷達(dá)信號處理的一個特點(diǎn)是大數(shù)據(jù)量，由于采樣頻率往往較高，數(shù)據(jù)的突發(fā)性很強(qiáng)，靜態(tài)存儲器難以實(shí)現(xiàn)如此高速的數(shù)據(jù)存儲，而動態(tài)存儲器雖然可以實(shí)現(xiàn)但使用復(fù)雜。因此如何實(shí)時(shí)保存具有這樣特點(diǎn)的回波數(shù)據(jù)是激光多普勒雷達(dá)信號處理面臨的一個問題。

對于需要測量負(fù)速度的場合，即目標(biāo)與雷達(dá)相反方向運(yùn)動，此時(shí)的多普勒頻率為負(fù)值。雷達(dá)前端的光電探測器無法獲得負(fù)頻率信號輸出，因此發(fā)射波需要加一個中頻頻率，這樣回波與未加中頻的本振信號混頻后得到的頻率值實(shí)際上是多普勒頻率加中頻頻率，可將負(fù)的多普勒頻率搬移到正頻率處。由于發(fā)射光泄漏到接收光路等的影響，會使得解調(diào)后的信號含有中頻干擾信號，該中頻頻率的幅度遠(yuǎn)大于多普勒頻率處的幅度，使得信號動態(tài)范圍很大，不利于后續(xù)的處理和節(jié)省運(yùn)算資源。這是激光多普勒雷達(dá)信號處理面臨的又一個問題。

激光多普勒雷達(dá)所能測量的速度動態(tài)范圍、測速精度和實(shí)時(shí)性是其重要指標(biāo)，所能測量的速度動態(tài)范圍越大，表示雷達(dá)的使用范圍越廣；測速精度越高，其結(jié)果越可靠；速度刷新率越高，雷達(dá)能夠越快速地得出測速結(jié)果，同時(shí)加速度帶來的測速誤差越小。大的速度動態(tài)范圍意味著大的多普勒頻率范圍，也就意味著解調(diào)后的回波信號具有大帶寬，這需要使用更高采樣頻率的模數(shù)轉(zhuǎn)換器（ADC），從而數(shù)據(jù)點(diǎn)數(shù)變多；測速精度高，表示每個數(shù)據(jù)點(diǎn)就需要用更大的位寬。因此，這兩項(xiàng)指標(biāo)的提高帶來的是數(shù)據(jù)量的增大，而實(shí)時(shí)性要求短時(shí)間內(nèi)需要處理大量回波數(shù)據(jù)。這是激光多普勒雷達(dá)信號處理面臨的第三個問題。

雷達(dá)的作用距離表示雷達(dá)能探測多少距離范圍內(nèi)的目標(biāo)。在前端硬件條件和周圍環(huán)境不變的情況下，目標(biāo)距離越遠(yuǎn)，有用信號強(qiáng)度越弱，信噪比越低。因此如何從遠(yuǎn)處目標(biāo)的回波中檢測出有用信號是激光多普勒雷達(dá)信號處理面臨的第四個問題。

隨著計(jì)算機(jī)和大規(guī)模集成電路技術(shù)的發(fā)展，數(shù)字信號處理技術(shù)成為雷達(dá)信號處理的核心。激光多普勒雷達(dá)接收到的回波經(jīng)過初步的模擬電路調(diào)理后，利用ADC對模擬信號進(jìn)行采樣，將其轉(zhuǎn)換成數(shù)字信號，然后利用數(shù)字信號處理的方法獲取所需的目標(biāo)信息。

在雷達(dá)的數(shù)字信號處理硬件實(shí)現(xiàn)中，現(xiàn)有技術(shù)主要是采用數(shù)字信號處理器（DSP），負(fù)責(zé)預(yù)處理、FFT和頻率提取等所有計(jì)算任務(wù)。現(xiàn)有技術(shù)的不足在于，時(shí)鐘頻率一定的情況下，DSP的運(yùn)算速度主要依賴于乘加單元的個數(shù)，而其乘加單元個數(shù)極其有限，這限制了DSP在濾波等需要大量乘加運(yùn)算時(shí)的速度。例如TI的TMS320C64x系列定點(diǎn)DSP具有兩個乘法器，可在一個時(shí)鐘周期同時(shí)進(jìn)行4個16×16bit運(yùn)算。用該系列時(shí)鐘速度為800MHz的一款DSP實(shí)現(xiàn)一個100個系數(shù)的FIR濾波器，其濾波處理速度僅為32MHz。如前所述，激光多普勒雷達(dá)的數(shù)據(jù)量大，實(shí)時(shí)性要求高，那么只能利用多片DSP進(jìn)行并行處理，這增加了系統(tǒng)的復(fù)雜度和功耗，降低了穩(wěn)定性，也不利于控制成本。

因此，激光多普勒雷達(dá)需要一種速度快、精度高、結(jié)構(gòu)簡單的信號處理器。

發(fā)明內(nèi)容

針對以上分析的激光多普勒雷達(dá)信號處理面臨的問題和當(dāng)前技術(shù)的種種不足，本發(fā)明的目的是提供一種基于現(xiàn)場可編程門陣列（FPGA）的激光多普勒雷達(dá)的信號處理器和處理方法。本發(fā)明要解決的技術(shù)問題是：雷達(dá)信號處理中高速、大量數(shù)據(jù)的緩存和實(shí)時(shí)處理問題，激光多普勒雷達(dá)的中頻干擾和遠(yuǎn)距離探測的低信噪比問題。本發(fā)明充分利用FPGA的特點(diǎn)，配合ADC和靜態(tài)存儲器（SRAM），實(shí)時(shí)完成激光多普勒雷達(dá)信號處理的全部工作。

為此，本發(fā)明提供了一種用FPGA實(shí)現(xiàn)的激光多普勒雷達(dá)的信號處理器，參見圖1，該信號處理器的主要結(jié)構(gòu)包括：