[發明專利]具有減小尺寸的堆疊晶片水平封裝

無效

• 申請號: 201210210493.2
• 申請日: 2008-12-31
• 公開（公告）號: CN102709271A
• 公開（公告）日: 2012-10-03
• 發明（設計）人: 金鐘薰;徐敏碩;梁勝宅;李升鉉;姜泰敏
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L25/00
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 彭久云

本申請是申請日為2008年12月31日且發明名稱為“具有減小尺寸的堆疊晶片水平封裝”的中國專利申請No.200810190383.8的分案申請。

技術領域

本發明總體上涉及晶片水平封裝。

背景技術

近來，隨著半導體制作技術的發展，已經發展出使用適于短時間內處理更多數據的半導體器件的各種類型半導體封裝。

為了改善數據半導體封裝的存儲容量和數據處理速度，最近已經發展出一種其中多個半導體芯片被堆疊的堆疊半導體封裝。

需要穿過半導體芯片的導電布線或者穿通電極，以電連接包含在該堆疊半導體封裝內的多個半導體芯片。

當堆疊半導體封裝的半導體芯片使用導電布線來電連接時，堆疊半導體封裝的尺寸由于使用了導電布線而大幅增加。

當半導體芯片使用穿通電極來電連接時，由于孔洞形成于半導體芯片內，制作工藝變得更加復雜且生產次品率顯著增加。

發明內容

本發明的實施例涉及堆疊晶片水平封裝，其中多個半導體芯片被堆疊而不使用導電布線或穿通電極以及基板。

在一個實施例中，堆疊晶片水平封裝包括：第一半導體芯片，具有第一結合墊；第二半導體芯片，布置成與該第一半導體芯片平行且具有第二結合墊，該第一結合墊和第二結合墊朝向相同方向；第三半導體芯片，布置于第一和第二半導體芯片上方，并具有在第一和第二半導體芯片之間露出的第三結合墊；以及重新分配結構，與該第一結合墊、第二結合墊和第三結合墊電連接。

該堆疊晶片水平封裝還可包括夾置于該第一和第二半導體芯片與該第三半導體芯片之間的粘合構件。

該堆疊晶片水平封裝還可包括具有收納部以圍繞該第三半導體芯片的成形構件，該第三半導體芯片插入到該收納部內。

該第一至第三半導體芯片的至少之一可以是與其余不同類型的半導體芯片。

該第一和第二結合墊分別布置在該第一和第二半導體芯片的表面的中心區域。

備選地，該第一和第二結合墊可分別布置在該第一和第二半導體芯片的表面的邊緣區域。

該第一和第二結合墊布置于大致上同一平面上。

該重新分配包括：第一絕緣層圖案，覆蓋第一、第二和第三半導體芯片并具有用于露出該第一至第三結合墊的第一開口；第一重新分配，布置于該第一絕緣層圖案上方并與該第一結合墊電連接；第二重新分配，布置于該第一絕緣層圖案上方并與該第二結合墊電連接；第三重新分配，布置于該第一絕緣層圖案上方并與該第三結合墊電連接；以及第二絕緣層圖案，布置于該第一絕緣層圖案，并具有用于露出第一至第三結合墊的一部分的第二開口。

該重新分配還可包括與該第一至第三結合墊電連接的焊球。

該第一至第三結合墊的至少兩個相互電連接。

在另一實施例中，堆疊晶片水平封裝包括：絕緣構件，包括具有收納部的芯片區域以及布置該芯片區域外圍的外圍區域；第一半導體芯片，結合到該收納部并具有第一結合墊；第二半導體芯片，布置在第一半導體芯片上方并具有電連接到第一連接電極的第二結合墊，該第一連接電極貫穿該絕緣構件的與外圍區域相對應的一部分；第三半導體芯片，布置在第一半導體芯片上方并具有電連接到第二連接電極的第三結合墊，該第二連接電極貫穿該絕緣構件的與外圍區域相對應的一部分；以及重新分配結構，與該第一結合墊、第一連接電極和第二連接電極電連接。

該絕緣構件的厚度與該第一半導體芯片的厚度大致上相同。

該第二和第三結合墊分別布置在該第二和第三半導體芯片的表面的中心區域。

備選地，該第二和第三結合墊可分別布置在該第二和第三半導體芯片的表面的邊緣區域。

該重新分配包括：第一絕緣層圖案，覆蓋該第一半導體芯片和該絕緣構件，并具有用于露出該第一結合墊以及該第一和第二連接電極的第一開口；第一重新分配，布置于該第一絕緣層圖案上方并與該第一結合墊電連接；第二重新分配，布置于該第一絕緣層圖案上方并與該第一連接電極電連接；第三重新分配，布置于該第一絕緣層圖案上方并與該第二連接電極電連接；以及第二絕緣層圖案，布置于該第一絕緣層圖案上方，并具有用于露出第一至第三結合墊的一部分的第二開口。

該第一至第三半導體芯片的至少之一是與其余不同類型的半導體芯片。