[發(fā)明專利]半導(dǎo)體器件

有效

• 申請(qǐng)?zhí)枺?/td>: 201210210356.9
• 申請(qǐng)日: 2012-06-21
• 公開(kāi)（公告）號(hào): CN103166629B
• 公開(kāi)（公告）日: 2017-10-31
• 發(fā)明（設(shè)計(jì)）人: 金宰興
• 申請(qǐng)（專利權(quán)）人: 海力士半導(dǎo)體有限公司
• 主分類號(hào): H03K19/20
• 分類號(hào): H03K19/20
• 代理公司: 北京弘權(quán)知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙)11363
• 代理人: 俞波,郭放

1.一種半導(dǎo)體器件，包括：

第一信號(hào)延遲模塊，所述第一信號(hào)延遲模塊被配置成用變化的延遲量將輸入信號(hào)的第一邊沿延遲，維持所述輸入信號(hào)的第二邊沿，并輸出多個(gè)第一驅(qū)動(dòng)信號(hào)；

第二信號(hào)延遲模塊，所述第二信號(hào)延遲模塊被配置成用所述變化的延遲量將所述輸入信號(hào)的第二邊沿延遲，維持所述輸入信號(hào)的第一邊沿，并輸出多個(gè)第二驅(qū)動(dòng)信號(hào)；以及

輸出焊盤驅(qū)動(dòng)模塊，所述輸出焊盤驅(qū)動(dòng)模塊被配置成響應(yīng)于所述第一驅(qū)動(dòng)信號(hào)而用第一電壓來(lái)驅(qū)動(dòng)數(shù)據(jù)輸出焊盤并響應(yīng)于所述第二驅(qū)動(dòng)信號(hào)而用第二電壓來(lái)驅(qū)動(dòng)所述數(shù)據(jù)輸出焊盤，

其中，所述第一信號(hào)延遲模塊在經(jīng)由信號(hào)輸入端子施加的信號(hào)具有第一邏輯電平時(shí)，將所述信號(hào)延遲設(shè)定的延遲量并將延遲的信號(hào)傳送到信號(hào)輸出端子；以及在所述信號(hào)具有第二邏輯電平時(shí)，無(wú)延遲地將所述信號(hào)傳送到所述信號(hào)輸出端子。

2.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一信號(hào)延遲模塊包括被連接成鏈狀的多個(gè)第一延遲單元，其中，所述第一延遲單元每個(gè)都被配置成在不延遲所述輸出信號(hào)的第二邊沿的情況下將前一第一延遲單元的輸出信號(hào)的第一邊沿延遲設(shè)定的延遲量以及輸出所述第一驅(qū)動(dòng)信號(hào)。

3.如權(quán)利要求2所述的半導(dǎo)體器件，其中，所述第二信號(hào)延遲模塊包括被連接成鏈狀的多個(gè)第二延遲單元，其中，所述第二延遲單元每個(gè)都被配置成在不延遲所述輸出信號(hào)的第一邊沿的情況下將前一第二延遲單元的輸出信號(hào)的第二邊沿延遲所述設(shè)定的延遲量以及輸出所述第二驅(qū)動(dòng)信號(hào)。

4.如權(quán)利要求3所述的半導(dǎo)體器件，其中，所述第一延遲單元每個(gè)都包括：

第一延遲傳送部，所述第一延遲傳送部被配置成當(dāng)經(jīng)由信號(hào)輸入端子施加的信號(hào)具有第一邏輯電平時(shí)將所述信號(hào)延遲所述設(shè)定的延遲量并將延遲的信號(hào)傳送到信號(hào)輸出端子；以及

第一直接傳送部，所述第一直接傳送部被配置成當(dāng)所述信號(hào)具有第二邏輯電平時(shí)無(wú)延遲地將所述信號(hào)傳送到所述信號(hào)輸出端子。

5.如權(quán)利要求4所述的半導(dǎo)體器件，其中所述第二延遲單元每個(gè)都包括：

第二延遲傳送部，所述第二延遲傳送部被配置成當(dāng)經(jīng)由信號(hào)輸入端子施加的信號(hào)具有所述第二邏輯電平時(shí)將所述信號(hào)延遲所述設(shè)定的延遲量并將延遲的信號(hào)傳送到信號(hào)輸出端子；以及

第二直接傳送部，所述第二直接傳送部被配置成當(dāng)所述信號(hào)具有所述第一邏輯電平時(shí)無(wú)延遲地將所述信號(hào)傳送到所述信號(hào)輸出端子。

6.如權(quán)利要求1所述的半導(dǎo)體器件，

其中，所述第一信號(hào)延遲模塊包括被配置成接收所述輸入信號(hào)并輸出所述第一驅(qū)動(dòng)信號(hào)的至少一個(gè)第一延遲單元，以及

其中，所述第一延遲單元被配置成在不延遲所述輸入信號(hào)的第二邊沿的情況下用不同的延遲量將所述輸入信號(hào)的第一邊沿延遲。

7.如權(quán)利要求6所述的半導(dǎo)體器件，

其中，所述第二信號(hào)延遲模塊包括被配置成接收所述輸入信號(hào)并輸出所述第二驅(qū)動(dòng)信號(hào)的至少一個(gè)第二延遲單元，以及

其中，所述第二延遲單元被配置成在不延遲所述輸入信號(hào)的第一邊沿的情況下用不同的延遲量將所述輸入信號(hào)的第二邊沿延遲。

8.如權(quán)利要求1所述的半導(dǎo)體器件，

其中，所述輸入信號(hào)的第一邊沿包括所述輸入信號(hào)的從邏輯低電平到邏輯高電平的上升沿，

其中，所述輸入信號(hào)的第二邊沿包括所述輸入信號(hào)的從邏輯高電平到邏輯低電平的下降沿，

其中，所述第一電壓包括電源電壓，以及

其中，所述第二電壓包括接地電壓。

9.如權(quán)利要求8所述的半導(dǎo)體器件，其中，所述輸出焊盤驅(qū)動(dòng)模塊包含：

至少一個(gè)第一預(yù)驅(qū)動(dòng)單元，所述至少一個(gè)第一預(yù)驅(qū)動(dòng)單元被配置成接收所述第一驅(qū)動(dòng)信號(hào)并將所述第一驅(qū)動(dòng)信號(hào)反相；

至少一個(gè)第一主驅(qū)動(dòng)單元，所述至少一個(gè)第一主驅(qū)動(dòng)單元被配置成響應(yīng)于所述第一預(yù)驅(qū)動(dòng)單元的輸出信號(hào)而將所述電源電壓供應(yīng)給所述數(shù)據(jù)輸出焊盤；

至少一個(gè)第二預(yù)驅(qū)動(dòng)單元，所述至少一個(gè)第二預(yù)驅(qū)動(dòng)單元被配置成接收所述第二驅(qū)動(dòng)信號(hào)并將所述第二驅(qū)動(dòng)信號(hào)反相；以及

至少一個(gè)第二主驅(qū)動(dòng)單元，所述至少一個(gè)第二主驅(qū)動(dòng)單元被配置成響應(yīng)于所述第二預(yù)驅(qū)動(dòng)單元的輸出信號(hào)而將所述接地電壓供應(yīng)給所述數(shù)據(jù)輸出焊盤。