[發明專利]金屬硬掩膜層制備方法以及半導體制造方法

有效

• 申請號: 201210208994.7
• 申請日: 2012-06-21
• 公開（公告）號: CN102832167A
• 公開（公告）日: 2012-12-19
• 發明（設計）人: 徐強
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 陸花

技術領域

本發明涉及半導體制造領域，更具體地說，本發明涉及一種金屬硬掩膜層制備方法、銅互連形成方法以及采用了所述金屬硬掩膜層制備方法的半導體制造方法。

背景技術

在0.13um以及更先進的后段工藝，銅互連由于更低的電阻率和更好的抗電遷移性能而被廣泛作為鋁互連所替代。銅互連工藝的完成可以采用金屬硬掩膜層的方法來實現。采用該工藝可以減小低介電常數層間介電質在干法時刻過程中造成的損傷，減小了光阻的用量，并且該薄膜是犧牲層，不會在最終的產品中存留，從而該工藝廣泛的應用于65nm以下的銅互連中。

通常采用PVD（物理氣相淀積，Physical?Vapor?Deposition）作為金屬硬掩膜層的氮化鈦薄膜的制備方法。

但是在實際的生產過程中發現，氮化鈦薄膜的應力很高，約為-1.4GPa，具有較高應力的氮化鈦薄膜會對其下方的低介電常數薄膜產生一定作用而導致其發生變形，從而影響產品的良率。

目前解決該問題的方法為通過調整沉積氮化鈦薄膜參數，而改變薄膜的應力，進而減小該薄膜對于其下方低介電常數薄膜力的作用，提高產品良率。

對氮化鈦薄膜沉積參數的調整，雖然使得薄膜的應力有所減小，卻使得該薄膜的電阻率均勻性有所影響，進而會影響到其后續的蝕刻等制程。因此，需要一種方法既能夠降低該薄膜的應力，又能夠使得薄膜的其他性能不受太大的影響。

發明內容

本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種既能夠降低該薄膜的應力，又能夠使得薄膜的其他性能不受太大的影響的金屬硬掩膜層制備方法、以及采用了所述金屬硬掩膜層制備方法的半導體制造方法。

根據本發明的第一方面，提供了一種金屬硬掩膜層制備方法，其包括：提供基底；在基底上形成金屬硬掩膜層；以及對所述金屬硬掩膜層進行紫外光照射處理。

優選地，在上述金屬硬掩膜層制備方法中，所述金屬硬掩膜層是氮化鈦層。

根據本發明的第二方面，提供了一種銅互連形成方法，其包括：提供基底；在基底上淀積阻擋薄膜；在所述阻擋薄膜上淀積介質薄膜；在所述介質薄膜上淀積金屬硬掩膜層；對所述金屬硬掩膜層進行紫外光照射處理；在所述金屬硬掩膜層上淀積硬掩膜覆蓋層；執行單大馬士革刻蝕工藝和/或雙大馬士革刻蝕工藝以刻蝕所述介質薄膜、所述硬掩膜以及所述硬掩膜覆蓋層，從而暴露多孔介質薄膜的至少一部分孔。

優選地，在所述銅互連形成方法中，所述金屬硬掩膜層是氮化鈦膜層。

優選地，在所述銅互連形成方法中，在所述在所述介質薄膜上淀積金屬硬掩膜層的步驟中，采用金屬有機化合物化學氣相淀積形成所述金屬硬掩膜層。

優選地，在所述銅互連形成方法中，所述金屬硬掩膜層的厚度范圍為100-1000A。

優選地，在所述銅互連形成方法中，在所述對所述金屬硬掩膜層進行紫外光照射處理的步驟中，

優選地，在所述銅互連形成方法中，紫外光照射處理中采用的紫外光照射的波長范圍為320-400nm，照射溫度范圍為300-500C，照射時間為2-7分鐘。

優選地，所述銅互連形成方法包括：執行多層金屬互聯中的Cu阻擋層和/或晶種層的淀積；以及形成銅層。

根據本發明的第三方面，提供了一種采用了根據本發明的第一方面所述的金屬硬掩膜層制備方法的半導體器件制造方法。

本發明提出了一種尤其適用于銅互連的金屬硬掩膜層的制備方法。該金屬硬掩膜層制備方法為在常用的金屬硬掩膜層沉積完成以后，對該膜進行紫外光照射，由于紫外光照射能夠提高薄膜的質量，使得薄膜收縮而產生趨向拉伸的應力，從而能夠抵消部分薄膜中較大的壓應力。采用該方法能夠減小氮化鈦薄膜的應力，從而降低其下層薄膜由于受到氮化鈦薄膜的高應力而產生變形現象發生的可能性。

附圖說明

結合附圖，并通過參考下面的詳細描述，將會更容易地對本發明有更完整的理解并且更容易地理解其伴隨的優點和特征，其中：

圖1至圖3是根據現有技術的銅互連工藝的示意圖。

圖4是根據本發明實施例的金屬硬掩膜層制備方法。

需要說明的是，附圖用于說明本發明，而非限制本發明。注意，表示結構的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標有相同或者類似的標號。

具體實施方式

為了使本發明的內容更加清楚和易懂，下面結合具體實施例和附圖對本發明的內容進行詳細描述。