[發明專利]存儲裝置與控制存儲裝置的方法

有效

• 申請號: 201210208856.9
• 申請日: 2012-06-19
• 公開（公告）號: CN102842338A
• 公開（公告）日: 2012-12-26
• 發明（設計）人: 王嘉維
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: G11C7/12
• 分類號: G11C7/12
• 代理公司: 北京萬慧達知識產權代理有限公司 11111
• 代理人: 于淼;張一軍

技術領域

本發明涉及一種存儲裝置和相關控制方法，尤指一種具有較少半選取干擾的存儲裝置及相關方法。

背景技術

在一存儲(例如一靜態隨機存取存儲(RAM))中，可以對該存儲之一存儲單元(memory?cell)寫入或讀出一邏輯值。當該邏輯值被寫入該存儲單元時，耦接到該存儲單元的字符線(word?line)的電位被充電至一高電位，以導通該存儲單元的多個開關晶體管(pass?transistor)。接著，若被寫入的位值系邏輯值1，則耦接至該存儲單元之一第一位線(first?bit?line)的電位會被充電至高電位，且耦接至該存儲單元之一第二位線的電位會被放電至一低電位；若被寫入的位值系邏輯值0時，則該第一位線會被放電至低電位而該第二位線則被充電至高電位。因此，通過分別補充耦接至該存儲單元的該第一位線以及該第二位線的電位，使該邏輯值被寫入該存儲的該存儲單元中。然而，當耦接至該存儲單元的字符線的電位被充電至高電位時，所有耦接至該字符線的其他存儲單元的多個開關晶體管都會被導通，且耦接至該字符線但并未耦接至該第一位線以及該第二位線的存儲單元可能會遭受到干擾，因此，儲存在其他存儲單元的邏輯值可能被改變，這稱的為半選取干擾現象(half-select-disturb?phenomenon)。

為了減少這種半選取干擾現象，開關晶體管需要縮小尺寸，然而，為了提升寫入邊際(write?margin)和寫入速度(write-in?speed)，開關晶體管又應該要加大尺寸。換句話說，當選擇傳統存儲單元的多個開關晶體管的尺寸時必須妥協于輕重權衡。如何提高靜態隨機存取存儲單元的穩定性和訪問速度已成為業界的關鍵問題。

發明內容

本發明的目的之一在于提供一種具有較低半選取干擾的存儲裝置以及相關方法。

根據本發明之一實施例，提出了一種存儲裝置。該存儲裝置包含有一第一存儲單元、一第一輔助電路以及一控制電路。該第一存儲單元至少被一第一字符線所控制，該第一輔助電路耦接至一輔助位線，且被該第一字符線所控制，其中該第一輔助電路能夠儲存一預定數據值，而該控制電路能夠根據該輔助位線之一位線電壓來控制該第一字符線之一第一字符線電壓。

根據本發明之另一實施例，揭露一種控制一存儲裝置的方法，其中該存儲裝置包含有一第一存儲單元，其至少被一第一字符線所控制。該方法包含有；提供能夠儲存一預定數據值之一第一輔助電路，其中該第一輔助電路被該第一字符線所控制；將該第一輔助電路耦接至一輔助位線；以及根據該輔助位線之一位線電壓來控制該第一字符線之一第一字符線電壓。

本發明的存儲裝置及相關控制方法利用一輔助電路儲存一預定數據值以及利用一控制電路根據輔助位線電壓控制字符線電壓，因而降低讀寫存儲裝置時所產生的半選取干擾現象。

附圖說明

圖1是根據本發明第一實施例的存儲裝置的示意圖。

圖2是根據本發明一實施例的存儲單元的示意圖。

圖3是根據本發明第二實施例的存儲裝置的示意圖。

圖4是一操作頻率信號、一第一寫入字符線控制信號、一輔助位線電壓，以及儲存邏輯值0且耦接至一第一寫入字符線之一存儲單元之一第一寫入位線信號以及一第二寫入位線信號的時序圖。

圖5是根據本發明第三實施例的存儲裝置的示意圖。

圖6是根據本發明第四實施例的存儲裝置的示意圖。

圖7是根據本發明第五實施例的控制一存儲裝置的方法的流程圖。

具體實施方式

在本說明書以及權利要求書當中使用了某些詞匯來指代特定的組件。本領域的技術人員應可理解，硬件制造商可能會用不同的名詞來稱呼同樣的組件。本說明書及權利要求并不以名稱的差異作為區分組件的方式，而是以組件在功能上的差異作為區分的準則。在通篇說明書及權利要求當中所提及的“包含”是一個開放式的用語，因此應解釋成“包含但不限定于”。另外，“耦接”一詞在此包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接于第二裝置，則代表第一裝置可以直接電氣連接于第二裝置，或通過其它裝置或連接手段間接地電氣連接至第二裝置。