[發(fā)明專利]一種數(shù)據(jù)同步的方法及裝置

有效

• 申請?zhí)枺?/td>: 201210207815.8
• 申請日: 2012-06-21
• 公開（公告）號: CN103516455B
• 公開（公告）日: 2017-02-22
• 發(fā)明（設(shè)計）人: 周恒箴;高鳳玲;王艷
• 申請（專利權(quán)）人: 天津中興智聯(lián)科技有限公司
• 主分類號: H04J3/06
• 分類號: H04J3/06
• 代理公司: 天津濱?？凭曋R產(chǎn)權(quán)代理有限公司12211
• 代理人: 馬倩倩

1.一種數(shù)據(jù)同步的方法，其特征在于，包括：

利用設(shè)定的異步時鐘對輸入的數(shù)據(jù)進行1：N解復(fù)用，得到每路傳輸速率是輸入的數(shù)據(jù)的1/N的N路數(shù)據(jù)和周期為2N個異步時鐘周期的第一同步信號，其中N為大于1的整數(shù)；

利用設(shè)定的同步時鐘對所述第一同步信號進行延遲得到第二同步信號和第三同步信號，所述第二同步信號與所述第三同步信號相差一個同步時鐘周期；

在所述同步時鐘的每個采樣沿，判斷所述第二同步信號和所述第三同步信號是否相等，且在第一次判斷出不相等時，生成沿觸發(fā)信號并且計數(shù)為設(shè)定的第一數(shù)值，并在計數(shù)為設(shè)定的第一數(shù)值后按照同步時鐘的周期繼續(xù)進行計數(shù)，在生成下一次沿觸發(fā)信號的時刻判斷上一個計數(shù)的數(shù)值是否為設(shè)定的第二數(shù)值，若是，繼續(xù)進行計數(shù)，若否，計數(shù)為所述設(shè)定的第一數(shù)值；依次輸出每次計數(shù)的數(shù)值；

利用所述同步時鐘和輸出的各計數(shù)的數(shù)值，依次對所述N路數(shù)據(jù)進行采樣，得到N：1復(fù)用的輸出數(shù)據(jù)。

2.如權(quán)利要求1所述的方法，其特征在于，第一同步信號通過下述方式得到：

以解復(fù)用后的任意一路數(shù)據(jù)的幀頭位置作為第一同步信號的上升沿或下降沿，以至少大于2個異步時鐘周期作為第一同步信號的脈沖寬度，得到所述第一同步信號。

3.如權(quán)利要求1所述的方法，其特征在于，利用設(shè)定的同步時鐘對所述第一同步信號進行延遲得到第二同步信號和第三同步信號，包括：

按照所述同步時鐘的上升沿或下降沿對所述第一同步信號進行延遲，得到所述第二同步信號；

對所述第二同步信號延遲一個同步時鐘周期得到所述第三同步信號。

4.如權(quán)利要求1所述的方法，其特征在于，利用M位計數(shù)器進行計數(shù)，其中

5.一種數(shù)據(jù)同步的裝置，其特征在于，包括：

解復(fù)用模塊，用于利用設(shè)定的異步時鐘對輸入的數(shù)據(jù)進行1：N解復(fù)用，得到每路傳輸速率是輸入的數(shù)據(jù)的1/N的N路數(shù)據(jù)和周期為2N個異步時鐘周期的第一同步信號，其中N為大于1的整數(shù)；

同步模塊，用于利用設(shè)定的同步時鐘對經(jīng)所述解復(fù)用模塊得到的所述第一同步信號進行延遲得到第二同步信號和第三同步信號，所述第二同步信號與所述第三同步信號相差一個同步時鐘周期，和用于在所述同步時鐘的每個采樣沿，判斷所述第二同步信號和所述第三同步信號是否相等，且在不相等時生成沿觸發(fā)信號；

計數(shù)模塊，用于接收所述同步模塊在第一次判斷出不相等時生成沿觸發(fā)信號，并且計數(shù)為設(shè)定的第一數(shù)值，并在計數(shù)為設(shè)定的第一數(shù)值后按照同步時鐘的周期繼續(xù)進行計數(shù)，所述計數(shù)模塊在接收到所述同步模塊生成的下一次沿觸發(fā)信號的時刻判斷上一個計數(shù)的數(shù)值是否為設(shè)定的第二數(shù)值，若是，繼續(xù)進行計數(shù)；若否，計數(shù)為所述設(shè)定的第一數(shù)值；所述計數(shù)模塊依次輸出每次計數(shù)的數(shù)值；

復(fù)用模塊，用于利用所述同步時鐘和所述計數(shù)模塊輸出的各計數(shù)的數(shù)值，依次對所述N路數(shù)據(jù)進行采樣，得到N：1復(fù)用的輸出數(shù)據(jù)。

6.如權(quán)利要求5所述的數(shù)據(jù)同步的裝置，其特征在于，所述復(fù)用模塊，具體用于以解復(fù)用后的任意一路數(shù)據(jù)的幀頭位置作為第一同步信號的上升沿或下降沿，以至少大于2個異步時鐘周期作為第一同步信號的脈沖寬度，得到所述第一同步信號。

7.如權(quán)利要求5所述的數(shù)據(jù)同步的裝置，其特征在于，所述同步模塊，具體用于按照所述同步時鐘的上升沿或下降沿對所述第一同步信號進行延遲，得到所述第二同步信號；對所述第二同步信號延遲一個同步時鐘周期得到所述第三同步信號。

8.如權(quán)利要求5所述的數(shù)據(jù)同步的裝置，其特征在于，所述計數(shù)模塊為位數(shù)為的計數(shù)器。