[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)及其形成方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210206563.7
• 申請(qǐng)日: 2012-06-20
• 公開（公告）號(hào): CN103515191A
• 公開（公告）日: 2014-01-15
• 發(fā)明（設(shè)計(jì)）人: 張翼英;何其旸
• 申請(qǐng)（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號(hào): H01L21/02
• 分類號(hào): H01L21/02;H01L21/8247;H01L29/06;H01L27/115
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 屈蘅;李時(shí)云

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路制造領(lǐng)域，特別涉及一種半導(dǎo)體結(jié)構(gòu)及其形成方法。?

背景技術(shù)

Flash存儲(chǔ)器又稱閃存，它結(jié)合了ROM和RAM的長處，不僅具備電子可擦除可編程（EEPROM）的性能，還可以快速讀取數(shù)據(jù)，使數(shù)據(jù)不會(huì)因?yàn)閿嚯姸鴣G失。在過去的20年里，嵌入式系統(tǒng)一直使用ROM（EPROM）作為其存儲(chǔ)設(shè)備，然而近年來Flash全面代替了ROM（EPROM）在嵌入式系統(tǒng)中的地位，用作存儲(chǔ)Bootloader以及操作系統(tǒng)或者程序代碼，或者直接當(dāng)硬盤使用（U盤）。?

現(xiàn)今較成熟的Flash存儲(chǔ)器多為多晶硅浮柵結(jié)構(gòu)的晶體管，如圖1a所示，襯底10a內(nèi)形成有一源極15a和一漏極16a，二者之間為溝道，位于所述襯底10a上的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括浮置柵極（floating?gate）12a及控制柵極或選擇柵極（control?or?select?gate）14a，所述溝道和浮置柵極12a以一柵氧化層11a隔離，所述浮置柵極12a和控制柵極或選擇柵極14a以一絕緣層13a隔離。然而，這種存儲(chǔ)器的柵極結(jié)構(gòu)體積較大，在尺寸不斷縮小的今天，已經(jīng)成為了限制工藝進(jìn)步的瓶頸，不利于高集成度和低功耗的需求。?

鑒于此，人們選擇了納米硅量子點(diǎn)（nano-dot?Si），然而，納米硅量子點(diǎn)尤其是對(duì)于20nm以下尺寸的生長是不可控的，如圖1b所示，襯底10b內(nèi)形成有一源極15b和一漏極16b，二者之間為溝道，位于所述襯底10b上的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括一柵氧化層11b，形成于所述柵氧化層11b上的納米硅量子點(diǎn)12b，沉積于納米硅量子點(diǎn)12b上的絕緣層13b和位于所述絕緣層13b上的控制柵極或選擇柵極14b。現(xiàn)有通常是采用爐管工藝形成納米硅量子點(diǎn)12b，然而，由圖中可見，納米硅量子點(diǎn)12b的尺寸不一，其排列也是隨意的，不具有均勻?性和可控性，這也就不具備良好的存儲(chǔ)性能，不利于大規(guī)模的生產(chǎn)制造。?

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種半導(dǎo)體結(jié)構(gòu)及其形成方法，以解決現(xiàn)有工藝不能夠達(dá)到納米硅量子點(diǎn)尺寸均一，密度可控的生產(chǎn)效果。?

為解決上述技術(shù)問題，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，包括：?

提供襯底；?

在所述襯底上形成一阻擋層；?

在所述阻擋層上形成一嵌段共聚物層；?

對(duì)所述嵌段共聚物層進(jìn)行退火處理，形成間隔排列的第一材料層和第二材料層；?

去除所述第一材料層，暴露出部分阻擋層；?

去除所述暴露出的部分阻擋層形成通孔；?

在所述通孔內(nèi)形成納米硅量子點(diǎn)。?

進(jìn)一步的，對(duì)于所述的半導(dǎo)體結(jié)構(gòu)的形成方法，在形成阻擋層之前，還包括如下工藝步驟：?

形成一柵氧化層，所述柵氧化層位于所述襯底上。?

進(jìn)一步的，對(duì)于所述的半導(dǎo)體結(jié)構(gòu)的形成方法，所述嵌段共聚物層的厚度為100~1000埃。?

進(jìn)一步的，對(duì)于所述的半導(dǎo)體結(jié)構(gòu)的形成方法，所述嵌段共聚物層的材料為PS-b-PMMA。?

進(jìn)一步的，對(duì)于所述的半導(dǎo)體結(jié)構(gòu)的形成方法，所述第一材料層為PMMA層，所述第二材料層為PS層。?

進(jìn)一步的，對(duì)于所述的半導(dǎo)體結(jié)構(gòu)的形成方法，采用濕法刻蝕工藝去除所述PMMA層。?

進(jìn)一步的，對(duì)于所述的半導(dǎo)體結(jié)構(gòu)的形成方法，所述濕法刻蝕工藝為采用乙酸并經(jīng)紫外光照射的工藝。?

進(jìn)一步的，對(duì)于所述的半導(dǎo)體結(jié)構(gòu)的形成方法，在去除所述暴露出的部分阻擋層形成通孔之后，在通孔內(nèi)形成納米硅量子點(diǎn)之前，還包括如下工藝步驟：?

去除所述PS層，暴露出余下部分阻擋層。?

進(jìn)一步的，對(duì)于所述的半導(dǎo)體結(jié)構(gòu)的形成方法，采用氧等離子體去除所述PS層。?

進(jìn)一步的，對(duì)于所述的半導(dǎo)體結(jié)構(gòu)的形成方法，在所述通孔內(nèi)形成納米硅量子點(diǎn)的工藝包括如下步驟：?

在所述通孔內(nèi)形成納米硅量子點(diǎn)材料層；?

平坦化所述納米硅量子點(diǎn)材料層形成納米硅量子點(diǎn)。?

進(jìn)一步的，對(duì)于所述的半導(dǎo)體結(jié)構(gòu)的形成方法，在所述通孔內(nèi)形成納米硅量子點(diǎn)之后，還包括如下工藝步驟：?

去除所述暴露出的余下部分阻擋層。?

進(jìn)一步的，對(duì)于所述的半導(dǎo)體結(jié)構(gòu)的形成方法，采用均一腐蝕法和化學(xué)機(jī)械研磨工藝平坦化所述納米硅量子點(diǎn)。?

進(jìn)一步的，對(duì)于所述的半導(dǎo)體結(jié)構(gòu)的形成方法，采用干法刻蝕工藝去除所述暴露出的部分阻擋層。?