[發明專利]一種半導體裝置及其形成方法

無效

• 申請號: 201210206464.9
• 申請日: 2012-06-20
• 公開（公告）號: CN103515320A
• 公開（公告）日: 2014-01-15
• 發明（設計）人: 隋運奇
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L21/28
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

技術領域

本發明涉及集成電路制造領域，特別涉及一種半導體裝置及其形成方法。

背景技術

在先進的互補金屬氧化物半導體（CMOS）產業中，器件的特征尺寸在不斷縮小，然而各種現有材料、工藝等必然的存在著物理極限，比如短溝道效應，熱載流子效應等，都是限制器件性能的瓶頸。面對這些難題，采用新的材料，優化生產工藝就迫在眉睫。

經研究發現，在溝道區施加應力，就能夠提高電子遷移率，從而解決短溝道效應等難題，提高器件的性能。比如應力記憶技術（stress?memorization?technology，SMT），傳統SMT工藝的做法為：在晶體管表面沉積應力頂蓋層，并進行退火工藝，改變柵電極非晶硅結構，將應力誘發至襯底中，之后將應力頂蓋層去除即可。該技術能夠較好的改善N溝道金屬氧化物半導體場效應管（NMOS）的電學性能。

該技術雖然對性能提高的效果不錯，卻由于尺寸的限制在形成應力頂蓋層的過程中出現各種問題。如圖1所示，其為現有工藝形成應力頂蓋層的示意圖，在襯底100上形成柵極結構101，緊靠柵極結構101形成側墻102，相鄰兩個柵極結構101間的相鄰兩個側墻102之間為凹槽。其中側墻102為圓角矩形狀（即整體為矩形形狀，其中一角為圓角，在此為遠離柵極結構101及襯底100的一角為圓角，其他三個角為直角），凹槽的側壁（即側墻102遠離其緊靠的柵極結構101的一面）為豎直的。之后覆蓋應力頂蓋層103，通常由于距離很小，即凹槽的深寬比非常大，因此由于沉積工藝的特性，容易使得應力頂蓋層103在凹槽內的沉積出現空隙104。由于空隙104的存在，將不利于將應力頂蓋層103中的應力誘發至襯底中，即不能夠達到形成應力頂蓋層103所需要的目的。因此，如何避免應力頂蓋層中空隙的出現，是個亟待解決的問題。

發明內容

本發明的目的在于提供一種半導體裝置的形成方法，以解決現有技術中形成應力頂蓋層容易出現空隙的問題。

為解決上述技術問題，本發明提供一種半導體裝置的形成方法，包括：

提供襯底；

在所述襯底上形成多個柵極結構；

在每個柵極結構兩側形成側墻，相鄰兩個柵極結構間的相鄰兩個側墻之間為凹槽，所述凹槽具有自上而下的漸窄側壁。

進一步的，對于所述的半導體裝置的形成方法，在每個柵極結構兩側形成側墻的工藝包括如下步驟：

形成第一材料層，所述第一材料層覆蓋所述襯底及柵極結構；

刻蝕所述第一材料層形成第一側墻；

形成第二材料層，所述第二材料層覆蓋所述襯底、第一側墻及柵極結構；

刻蝕所述第二材料層，形成第二側墻。

進一步的，對于所述的半導體裝置的形成方法，所述第一側墻的厚度為50~200埃。

進一步的，對于所述的半導體裝置的形成方法，所述第一側墻的高度低于所述柵極結構的高度。

進一步的，對于所述的半導體裝置的形成方法，所述第二側墻的厚度為50~200埃。

進一步的，對于所述的半導體裝置的形成方法，所述第二側墻的高度等于所述柵極結構的高度。

進一步的，對于所述的半導體裝置的形成方法，所述第一材料層為經原子層沉積工藝形成的氮化硅層。

進一步的，對于所述的半導體裝置的形成方法，所述第二材料層為經原子層沉積工藝形成的氮化硅層。

進一步的，對于所述的半導體裝置的形成方法，所述形成第一材料層及第二材料層的工藝條件均為：壓強5~10Torr，溫度500~600℃，功率100~200W。

進一步的，對于所述的半導體裝置的形成方法，所述原子層沉積工藝的反應氣體均包括SiH₂Cl₂、NH₃、N₂。

進一步的，對于所述的半導體裝置的形成方法，所述反應氣體流量為50~1000sccm。

進一步的，對于所述的半導體裝置的形成方法，還包括：在形成第二側墻后，形成應力頂蓋層，所述應力頂蓋層覆蓋所述襯底、第二側墻及柵極結構。

本發明提出一種半導體裝置，其特征在于，包括：

襯底，所述襯底上具有多個柵極結構；

緊靠所述柵極結構的側墻及相鄰柵極結構的側墻之間的凹槽，所述凹槽具有自上而下的漸窄側壁。