[發明專利]包含阻障件拋光停止層的集成電路及其制造方法

有效

• 申請號: 201210202572.9
• 申請日: 2012-06-15
• 公開（公告）號: CN102832166A
• 公開（公告）日: 2012-12-19
• 發明（設計）人: E·R·弗特奈爾;C·彼得斯;J·海因里希
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/528
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本發明大體上涉及半導體裝置制作工藝，且特別是涉及用于制造包含阻障件拋光終止層(barrier?polish?stop?layer)的集成電路的方法、以及依據這種方法所產生的集成電路。

背景技術

在前段(front?end-of-the-line)工藝期間，多個半導體裝置(例如，晶體管、電阻器、電容器、及類似者)是形成在半導體晶片(semiconductor?wafer)上。在后段(Back?End-of-the-Line,BeoL)工藝期間，該半導體裝置彼此互連，以在該晶片上形成多個集成電路，該多個集成電路接著在晶片切割期間，被分離成個別晶粒(die)。通過于后段工藝期間在該半導體裝置上方所依序沉積的多個介電層中形成電性導電特征(例如，互聯機及導電接觸或插塞(插塞))，以完成該半導體裝置的互連。舉例來說，接觸開孔是在直接沉積在該半導體裝置上方的該第一介電層(通常稱為“前金屬介電層(pre-metal?dielectric?layer)”)中加以蝕刻，導電材料(例如，鎢)是沉積進入該接觸開孔，而該過剩的導電材料則通過化學機械平坦化加以去除，以產生多個導電接觸或插塞，該多個導電接觸或插塞是埋置于該前金屬介電層中，并且與該半導體裝置的電性作用組件(例如，摻雜區域、柵極電極，等等)作歐姆接觸(ohmic?contact)。類似地，在制作該后段金屬階層(metal?level)期間，接觸開孔及溝槽是在各個層間介電(inter-level?dielectirc，簡稱ILD)層及形成在各個層間介電層上方的犧牲蓋層內加以蝕刻，以銅(或其它導電材料)加以填充，并且，去除該過剩的銅，以生產出電性互連至該集成電路的該半導體裝置的多個導電互連特征。

在金屬化各個后段金屬階層后，通常實施化學機械平坦化(chemical?mechanical?planarization，簡稱CMP)拋光工藝，以從該新近圖案化的層間介電層上方，去除該過剩的銅。該拋光工藝通常是以多個連續階段加以實施，并結束于阻障件拋光階段，其中，該犧牲蓋層、連同該層間介電層的上部分及該互連特征予以去除，以賦予該層間介電層實質平坦的上表面。如傳統上所實施的，該阻障件拋光是以足以確保完全去除該蓋層的固定時間長度加以實行。然而，當重復實施該阻障件拋光的拋光時間長度均保持一致時，材料去除率通常不會一致，這是因為拋光消耗品的化學行為及該CMP工具化中無可避免的差異(例如，拋光及去除率的變異)。因此，從該層間介電層及從該互連特征去除的厚度、并因此該層間介電層及互連特征的后-CMP厚度，可在該阻障件拋光工藝的重復間顯著地變化。這種在該層間介電層及互連特征的該后-CMP厚度后的變化，導致金屬化層電阻的相關大變化，該大變化在較小裝置(例如，產生不大于32納米的半導體的電路設計)及整體晶片對晶片、批次對批次和晶片中晶片均勻性中不希望的減少，特別顯出問題。

因此，將希望提供集成電路制作方法的實施例，其中，在該后金屬化拋光工藝的整個連續重復中，層間介電及互連特征厚度均一致地維持在相當窄范圍內，以改進晶片對晶片、批次對批次、及晶片中晶片均勻性。也將希望提供依據這種制作方法所產生的集成電路的實施例。本發明的其它希望特征及特性，從接下來的詳細描述及附加權利要求書、連同附隨的圖式及前述的背景技術，將變得明顯。

發明內容

提供一種用來制作集成電路的方法的實施例。在一個實施例中，該方法包含在半導體裝置上方沉積層間介電(ILD)層、在該層間介電層上方沉積阻障件拋光終止層、及圖案化至少該阻障件拋光終止層和該層間介電層，以在其中創造多個蝕刻特征。在該阻障件拋光終止層上方鍍覆進入該多個蝕刻特征的銅，以產生上覆該阻障件拋光終止層的金屬過載(metal?overburden)，及在該層間介電層及阻障件拋光終止層中產生多個導電互連特征。拋光該集成電路，以去除該金屬過載及暴露該阻障件拋光終止層。

換言之，提供一種用于制造集成電路的方法，包含：在半導體裝置上方沉積層間介電層在該層間介電層上方沉積阻障件拋光終止層；圖案化至少該阻障件拋光終止層及該層間介電層，以在其中創造多個蝕刻特征；在該阻障件拋光終止層上方鍍覆進入該多個蝕刻特征的金屬，以產生上覆該阻障件拋光終止層的金屬過載、及在該層間介電層及阻障件拋光終止層中產生多個導電互連特征；以及拋光該集成電路，以去除該金屬過載及暴露該阻障件拋光終止層。