[發明專利]延遲線電路及其相位內插模塊

有效

• 申請號: 201210201757.8
• 申請日: 2012-06-15
• 公開（公告）號: CN103516334A
• 公開（公告）日: 2014-01-15
• 發明（設計）人: 許人壽
• 申請（專利權）人: 晶豪科技股份有限公司
• 主分類號: H03K5/14
• 分類號: H03K5/14
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 史新宏

技術領域

本發明涉及一種延遲線電路，涉及一種通過相位內插實施的延遲線電路及其相位內插模塊。

背景技術

延遲線電路在半導體元件中是用來調整輸入/輸出信號、時鐘信號等信號的時鐘延遲。具有相位內插電路的延遲線電路為延遲線電路中的其中一個，且已被廣泛地用于調整內部時鐘信號的時序。

模擬相位內插電路使用模擬元件(例如加法器、乘法器、混合器、放大器等)以調整兩參考時鐘的相位差。由于時間延遲存在于這些模擬元件中，有必要使用延遲補償元件以調整參考時鐘和內插時鐘之間的相位。此外，延遲補償元件中存在不同的時間抖動和變化。這些元件的時間延遲對于輸入的資料率、工藝參數和溫度的變動很敏感。

數字相位內插電路中的數字元件(例如反相器)用以調整兩參考時鐘的相位差。數字相位內插電路可用簡單的電路實施，并可準確地提供信號一明確的相位。因此，數字相位內插電路廣泛地使用在各種半導體元件和電路，例如全數字的延遲鎖相回路(DLL)電路中。設計良好的數字相位內插電路或混合信號相位內插電路對于高速電路或用來產生時鐘信號的電路而言是必要的。

圖1顯示一已知的延遲線電路的方塊示意圖。參照圖1，該延遲線電路400包含多個相位內插單元401至403。該相位內插單元401包含三個反相器4011至4013。反相器4011和4012的輸入端接收一第一輸入信號SI1，而輸出端耦接至反相器4013的一輸入端。反相器4013的一輸出端輸出一第一輸出信號SO1，其為輸入信號SI1的延遲信號。相位內插單元403包含三個反相器4031至4033。反相器4031和4032的輸入端接收一第二輸入信號SI2，而輸出端耦接至反相器4033的一輸入端。反相器4033的一輸出端輸出一第二輸出信號SO2，其為輸入信號SI2的延遲信號。

相位內插單元402包含三個反相器4021至4023。反相器4021和4022的輸入端個別接收該第一輸入信號SI1和該第二輸入信號SI2，而輸出端耦接至反相器4023的一輸入端。反相器4023的一輸出端輸出一第三輸出信號SO3，其建立時間會在輸出信號SO1和SO2的建立時間之間。反相器4011和4012的大小彼此并不相同，反相器4021和4022的大小彼此并不相同，且反相器4031和4032的大小彼此并不相同，以使輸出信號SO3的建立時間會是輸出信號SO1和SO2建立時間的中間值。此外，當輸入信號SI1和SI2的相位彼此不相同時，反相器4021和4022之間會產生沖突的電流。

發明內容

本發明揭示一種相位內插模塊。在本發明一實施例中，該相位內插模塊包含第一、第二和第三相位內插單元。這些第一、第二和第三相位內插單元中的每一個包含一第一反相器、一第二反相器、一第三反相器、一第一電阻和一第二電阻。該第一電組耦接于該第一反相器的一輸出端和該第三反相器的一輸入端之間。該第二電阻耦接于該第二反相器的一輸出端和該第三反相器的該輸入端之間。該第一相位內插單元中的這些第一和第二反相器接收一第一信號，該第三相位內插單元中的這些第一和第二反相器接收一第二信號，而該第二相位內插單元中的這些第一和第二反相器個別接收該第一信號和該第二信號。

本發明另揭示一種延遲線電路。在本發明一實施例中，該延遲線電路包含一第一相位內插模塊，其包含第一、第二和第三相位內插單元。這些第一、第二和第三相位內插單元中的每一個包含一第一反相器、一第二反相器、一第三反相器、一第一電阻和一第二電阻。該第一電組耦接于該第一反相器的一輸出端和該第三反相器的一輸入端之間。該第二電阻耦接于該第二反相器的一輸出端和該第三反相器的該輸入端之間。該第一相位內插單元中的這些第一和第二反相器接收一第一信號，該第三相位內插單元中的這些第一和第二反相器接收一第二信號，該第二相位內插單元中的這些第一和第二反相器個別接收該第一信號和該第二信號，該第一相位內插單元中的該第三反相器輸出一第三信號，該第三相位內插單元中的該第三反相器輸出一第五信號，而該第二相位內插單元中的該第三反相器輸出一第四信號。

上文已經概略地敘述本發明的技術特征，從而使下文的詳細描述得以獲得較佳了解。構成本發明的權利要求書標的其它技術特征將描述于下文。本發明所屬領域技術人員應可了解，下文揭示的概念與特定實施例可作為基礎而相當輕易地予以修改或設計其它結構或工藝而實現與本發明相同的目的。本發明所屬領域技術人員亦應可了解，這類等效的建構并無法脫離所附的權利要求書要求保護的范圍所提出的本發明的精神和范圍。

附圖說明

圖1顯示一已知的延遲線電路的方塊示意圖；