[發(fā)明專利]延遲線電路及其相位內(nèi)插模塊有效
| 申請?zhí)枺?/td> | 201210201757.8 | 申請日: | 2012-06-15 |
| 公開(公告)號: | CN103516334A | 公開(公告)日: | 2014-01-15 |
| 發(fā)明(設(shè)計)人: | 許人壽 | 申請(專利權(quán))人: | 晶豪科技股份有限公司 |
| 主分類號: | H03K5/14 | 分類號: | H03K5/14 |
| 代理公司: | 北京市柳沈律師事務(wù)所 11105 | 代理人: | 史新宏 |
| 地址: | 中國臺*** | 國省代碼: | 中國臺灣;71 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 延遲線 電路 及其 相位 內(nèi)插 模塊 | ||
1.一種相位內(nèi)插模塊,包含:
第一、第二和第三相位內(nèi)插單元,這些第一、第二和第三相位內(nèi)插單元中的每一個包含:
一第一反相器;
一第二反相器;
一第三反相器;
一第一電阻,耦接于該第一反相器的一輸出端和該第三反相器的一輸入端之間;以及
一第二電阻,耦接于該第二反相器的一輸出端和該第三反相器的該輸入端之間;
其中,該第一相位內(nèi)插單元中的這些第一和第二反相器接收一第一信號,該第三相位內(nèi)插單元中的這些第一和第二反相器接收一第二信號,而該第二相位內(nèi)插單元中的這些第一和第二反相器個別接收該第一信號和該第二信號。
2.如權(quán)利要求1所述的相位內(nèi)插模塊,其中這些第一和第二反相器具有相同的尺寸。
3.如權(quán)利要求1所述的相位內(nèi)插模塊,其中這些第一和第二電阻具有相同的阻值。
4.一種延遲線電路,包含:
一第一相位內(nèi)插模塊,包含第一、第二和第三相位內(nèi)插單元,這些第一、第二和第三相位內(nèi)插單元中的每一個包含:
一第一反相器;
一第二反相器;
一第三反相器;
一第一電阻,耦接于該第一反相器的一輸出端和該第三反相器的一輸入端之間;以及
一第二電阻,耦接于該第二反相器的一輸出端和該第三反相器的該輸入端之間;
其中,該第一相位內(nèi)插單元中的這些第一和第二反相器接收一第一信號,該第三相位內(nèi)插單元中的這些第一和第二反相器接收一第二信號,該第二相位內(nèi)插單元中的這些第一和第二反相器個別接收該第一信號和該第二信號,該第一相位內(nèi)插單元中的該第三反相器輸出一第三信號,該第三相位內(nèi)插單元中的該第三反相器輸出一第五信號,而該第二相位內(nèi)插單元中的該第三反相器輸出一第四信號。
5.如權(quán)利要求4所述的延遲線電路,其中這些第一和第二反相器具有相同的尺寸。
6.如權(quán)利要求4所述的延遲線電路,其中這些第一和第二信號之間的時間差等于這些第三和第五信號之間的時間差。
7.如權(quán)利要求4所述的延遲線電路,其中該第四信號的建立時間在這些第三和第五信號的建立時間之間。
8.如權(quán)利要求7所述的延遲線電路,其中該第四信號建立的時間是這些第三和第五信號的建立時間的中間值。
9.如權(quán)利要求4所述的延遲線電路,其中這些第一和第二電阻具有相同的阻值。
10.如權(quán)利要求4所述的延遲線電路,還包含:
一第二相位內(nèi)插模塊,包含第四、第五、第六、第七和第八相位內(nèi)插單元,這些第四至第八相位內(nèi)插單元中的每一個包含:
一第一反相器;
一第二反相器;
一第三反相器;
一第一電阻,耦接于該第一反相器的一輸出端和該第三反相器的一輸入端之間;以及
一第二電阻,耦接于該第二反相器的一輸出端和該第三反相器的該輸入端之間;
其中,該第四相位內(nèi)插單元中的這些第一和第二反相器接收該第三信號,且該第四相位內(nèi)插單元中的該第三反相器輸出一第六信號,該第五相位內(nèi)插單元中的這些第一和第二反相器個別接收該第三信號和該第四信號,且該第五相位內(nèi)插單元中的該第三反相器輸出一第七信號,該第六相位內(nèi)插單元中的這些第一和第二反相器接收該第四信號,且該第六相位內(nèi)插單元中的該第三反相器輸出一第八信號,該第七相位內(nèi)插單元中的這些第一和第二反相器個別接收該第四信號和該第五信號,且該第七相位內(nèi)插單元中的該第三反相器輸出一第九信號,該第八相位內(nèi)插單元中的這些第一和第二反相器接收該第五信號,且該第八相位內(nèi)插單元中的該第三反相器輸出一第十信號;以及
其中這些第一和第二信號之間的時間差等于這些第六和第十信號之間的時間差。
11.如權(quán)利要求10所述的延遲線電路,其中該第八信號的建立時間在這些第六和第十信號的建立時間之間,該第七信號的建立時間在這些第六和第八信號的建立時間之間,且該第九信號的建立時間在這些第八和第十信號的建立時間之間。
12.如權(quán)利要求11所述的延遲線電路,其中該第八信號建立的時間是這些第六和第十信號的建立時間的中間值,該第七信號建立的時間是這些第六和第八信號的建立時間的中間值,且該第九信號建立的時間是這些第八和第十信號的建立時間的中間值。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于晶豪科技股份有限公司,未經(jīng)晶豪科技股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210201757.8/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:核桃青皮提取空氣凈化劑
- 下一篇:一種生發(fā)酒配方





